本发明专利技术公开了一种欠压锁存电路，该电路主要由施密特触发器、齐纳二极管和电流偏置组成，利用电源电压和齐纳二极管的阴极端的稳压电压之间的相对变化，将传统施密特触发器由输入电压信号变化引起施密特触发器翻转转换为由施密特触发器接入的电源电压变化引起施密特触发器翻转，从而实现了欠压锁存电路对电源电压的欠压锁存功能，由于该电路不需要额外的基准电压源和比较器，大大减小了器件，简化了电路结构，使得欠压锁存电路的占用面积较小，同时因器件的减少使得欠压锁存电路的响应时间有了很大的改善。
【技术实现步骤摘要】
本专利技术涉及一种模拟集成电路中启动电路的欠压锁存技术，尤其是涉及一种欠压锁存电路。
技术介绍
电源芯片上电启动时，电源会通过电源芯片输入端的等效电阻和电容对电源芯片 进行充电，使得电源芯片的电源电压稳定上升，直到电源电压上升到电源芯片的开启电压 时电源芯片才开始正常工作。然而当使用该电源芯片的系统的负载电流较大时，有可能会 将电源芯片的电源电压拉低到电源芯片的开启电压以下，这样将出现系统一开启就被关断 的现象。为了保证电源芯片正常进入启动状态且稳定工作，同时也为了电源芯片工作时电 源电压的波动不会对电源芯片的集成电路和应用该电源芯片的系统造成损害，一般需要使 用欠压锁存(UnderVoltage LockOut, UVL0)电路对电源芯片的电源电压实时监控和锁存。图1给出了电源管理类集成电路的一种欠压锁存电路，其包括电源分压电路11、 第一比较器12、第二比较器13、用于提供带隙基准参考电压的基准电压源14和主要由一些 逻辑器件组成的逻辑电路15，电源分压电路11的输入端接电源电压，电源分压电路11分别 与第一比较器12的正向输入端和第二比较器13的反向输入端相连接，基准电压源14分别 与第一比较器12的反向输入端和第二比较器13的正向输入端相连接，第一比较器12的输 出端和第二比较器13的输出端相连接，且其公共连接端与逻辑电路15的输入端相连接，逻 辑电路15的输出端输出欠压锁存电压信号，该欠压锁存电压信号作为电源芯片的集成电 路的输入信号。这种欠压锁存电路由于主要由比较器和基准电压源组成，因此其所使用的 元器件较多、占用面积较大，且响应时间较慢。专利
技术实现思路
本专利技术所要解决的技术问题是提供一种结构简单、器件少、占用面积小，且响应时 间快的欠压锁存电路。本专利技术解决上述技术问题所采用的技术方案为一种欠压锁存电路，包括施密特 触发器、用于稳定所述的施密特触发器的输入端的电压的齐纳二极管和用于维持所述的齐 纳二极管稳压时的工作电流的电流偏置，所述的电流偏置具有第一连接端和第二连接端， 所述的电流偏置的第一连接端接电源电压，所述的电流偏置的第二连接端分别与所述的施 密特触发器的输入端和所述的齐纳二级管的阴极相连接，所述的齐纳二极管的阳极接地， 所述的施密特触发器的输出端输出电压信号。所述的电流偏置主要由电阻和电容组成，所述的电阻和所述的电容并联连接，所 述的电阻的第一端与所述的电容的第一端相连接构成所述的电流偏置的第一连接端，所述 的电阻的第二端与所述的电容的第二端相连接构成所述的电流偏置的第二连接端。所述的施密特触发器主要由第一 NMOS管、第二 NMOS管、第三NMOS管、第四PMOS 管、第五PMOS管和第六PMOS管组成，所述的第四PMOS管的源极、所述的第四PMOS管的衬底、所述的第五PMOS管的衬底、所述的第六PMOS管的衬底和所述的第三NMOS管的漏极均接电源电压，所述的第四PMOS管的漏极与所述的第五PMOS管的源极相连接，且其公共连接 端与所述的第六PMOS管的源极相连接，所述的第四PMOS管的栅极、所述的第五PMOS管的 栅极、所述的第二 NMOS管的栅极和所述的第一 NMOS管的栅极相连接作为所述的施密特触 发器的输入端，并与所述的电流偏置的第二连接端相连接，所述的第五PMOS管的漏极与所 述的第二 NMOS管的漏极相连接，所述的第二 NMOS管的源极与所述的第一 NMOS管的漏极 相连接，且其公共连接端与所述的第三NMOS管的源极相连接，所述的第二 NMOS管的衬底、 所述的第一 NMOS管的衬底、所述的第一 NMOS管的源极、所述的第三NMOS管的衬底和所述 的第六PMOS管的漏极均接地，所述的第六PMOS管的栅极与所述的第三NMOS管的栅极相 连接，所述的第五PMOS管的漏极与所述的第二 NMOS管的漏极的公共连接端与所述的第六 PMOS管的栅极与所述的第三NMOS管的栅极的公共连接端相连接作为所述的施密特触发器 的输出端。所述的施密特触发器的输出端连接有逻辑电路，所述的逻辑电路的输入端与所述 的施密特触发器的输出端相连接，所述的逻辑电路的输出端输出欠压锁存电压信号。所述的逻辑电路主要由反相器组成，所述的施密特触发器的输出端与所述的反相 器的输入端相连接，所述的反相器的输出端输出欠压锁存电压信号。与现有技术相比，本专利技术的优点在于该电路主要由施密特触发器、齐纳二极管和 电流偏置组成，利用电源电压和齐纳二极管的阴极端的稳压电压之间的相对变化，将传统 施密特触发器由输入电压信号变化引起施密特触发器翻转转换为由施密特触发器接入的 电源电压变化引起施密特触发器翻转，从而实现了欠压锁存电路对电源电压的欠压锁存功 能，由于该电路不需要额外的基准电压源和比较器，大大减小了器件，简化了电路结构，使 得欠压锁存电路的占用面积较小，同时因器件的减少使得欠压锁存电路的响应时间有了很 大的改善。附图说明图1为传统的欠压锁存电路的基本框图；图2为本专利技术的欠压锁存电路的逻辑框图一；图3为图2相应的电路原理图；图4为本专利技术的欠压锁存电路的逻辑框图二 ；图5为图4相应的电路原理图；图6为本专利技术的欠压锁存电路的输出端输出的欠压锁存电压的波形示意图。 具体实施例方式以下结合附图实施例对本专利技术作进一步详细描述。实施例一本专利技术提出的一种欠压锁存电路主要利用施密特触发器的前沿触发电平V+和后 沿触发电平前沿触发电平V+和后沿触发电平Ψ可通过调节施密特触发器中相应器件的 参数分别设定。将前沿触发电平V+作为本专利技术的欠压锁存电路的开启电压，将后沿触发电 平V—作为本专利技术的欠压锁存电路的关闭电压；或者，将前沿触发电平V+作为本专利技术的欠压锁存电路的关闭电压，将后沿触发电平V—作为本专利技术的欠压锁存电路的开启电压，从而实现本专利技术的欠压锁存电路的基本功能。在此，为了得到欠压锁存电路所需要的迟滞电压，当 前沿触发电平V+作为欠压锁存电路的开启电压，后沿触发电平V—作为欠压锁存电路的关闭 电压时，需调节施密特触发器中相应器件参数，使得V+ > V_ ；同理，当后沿触发电平Ψ作为 欠压锁存电路的开启电压，前沿触发电平V+作为欠压锁存电路的关闭电压时，只需调节施 密特触发器中相应器件参数，使得V+ < T即可。本实施例只对将前沿触发电平V+作为欠压 锁存电路的关闭电压，后沿触发电平V—作为欠压锁存电路开启电压的工作原理进行说明。本专利技术提出的一种欠压锁存电路如图2和图3所示，其包括施密特触发器2、用于 稳定施密特触发器2的输入端的电压的齐纳二极管Zl和用于维持齐纳二极管Zl稳压时的 工作电流的电流偏置1，电流偏置1具有第一连接端11和第二连接端12，电流偏置1的第 一连接端11接电源电压Vcc，电流偏置1的第二连接端12分别与施密特触发器2的输入端 和齐纳二级管Zl的阴极相连接，齐纳二极管Zl的阳极接地GND，施密特触发器2的输出端 输出电压信号。在此具体实施例中，电流偏置1主要由电阻Rl和电容Cl组成，电阻Rl和电容Cl 并联连接，电阻Rl的第一端与电容Cl的第一端相连接构成电流偏置1的第一连接端11， 接电源电压Vcc，电阻Rl的第二端与电容Cl的第二端相连接构成电流偏置1的第二连接 端12，连接到施密特触发器2的输入本文档来自技高网...
【技术保护点】
一种欠压锁存电路，其特征在于包括施密特触发器、用于稳定所述的施密特触发器的输入端的电压的齐纳二极管和用于维持所述的齐纳二极管稳压时的工作电流的电流偏置，所述的电流偏置具有第一连接端和第二连接端，所述的电流偏置的第一连接端接电源电压，所述的电流偏置的第二连接端分别与所述的施密特触发器的输入端和所述的齐纳二级管的阴极相连接，所述的齐纳二极管的阳极接地，所述的施密特触发器的输出端输出电压信号。
【技术特征摘要】
【专利技术属性】
技术研发人员：曾强，
申请(专利权)人：日银IMP微电子有限公司，
类型：发明
国别省市：97[中国|宁波]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。