具有可重构低功耗数据交织网络的数字信号处理器制造技术

本发明专利技术公开了一种具有可重构低功耗数据交织网络的数字信号处理器，包括一个Ｎ路并行向量运算单元、一个Ｎ路并行向量寄存器堆、一个Ｎ路并行向量存储器和一个Ｎ路可重构并行数据交织网络，其中，Ｎ路可重构并行数据交织网络用于连接Ｎ路并行向量运算单元、Ｎ路并行向量寄存器堆和Ｎ路并行向量存储器，并管理其中的数据传输。利用本发明专利技术，通过该Ｎ路可重构并行数据交织网络，数据可以连续不间断的并行传输并在需要时直接从Ｎ路并行向量运算单元运算结果旁路至操作数输入，而不经过Ｎ路并行向量寄存器堆和／或Ｎ路并行向量存储器，克服了传统数据传输管理技术局限性，提高了数据传送的效率，降低了功耗，满足了不同宽度数据交织的需求。

【技术实现步骤摘要】

本专利技术涉及数字信号处理器与微处理器
，特别是指一种具有可重构低功 耗数据交织网络的数字信号处理器。
技术介绍
随着计算机和信息学科的飞速发展，数字信号处理(DSP)技术应运而生并迅速发 展。在如今数字化的时代，包括通信、消费电子领域的所有应用产品，特别是实时性、便携式 的电子产品，都需要高性能、低功耗的数字信号处理器进行各种各样的数字信号处理。传统的标量数字信号处理器无法充分发挥数字信号处理算法中存在的大量并行 性的优势，随着集成电路技术的飞速发展，同一芯片内部可以集成越来越多的晶体管，因此 允许我们使用向量及多核技术充分挖据数字信号处理中的并行性，向量处理技术在数字信 号处理器中的应用越来越广泛。在以向量处理为基础的处理器微体系结构设计中，为了充分发挥向量运算单元的 优势，需要对数据传输进行有效的管理，对于存在大量数据交织的数字信号处理算法，传统 的数据传输管理技术具有局限性，主要体现在1)、效率低。传统数据传送基于单一地址传送，不适合于数据非连续传输，对于算 法中数据以交织方式进行传送的效率低下，并行度低，无法给运算单元及时供给操作数及 回存结果。2)、功耗大。传统方式数据需要频繁的在运算单元及存储器之间传送，消耗大量的 能量，从而致使功耗上升，不利于芯片工作稳定性。大量的电能开销不仅限制了产品在便携 式嵌入式领域中的应用，即使在大规模超级计算平台中也会引起维护成本增大、系统稳定 性下降等一系列问题。
技术实现思路
(一)要解决的技术问题有鉴于此，本专利技术的主要目的在于提供一种具有可重构低功耗数据交织网络的数 字信号处理器，以克服传统数据传输管理技术局限性，提高数据传送的效率，降低功耗，满 足不同宽度数据交织的需求。( 二 )技术方案为达到上述目的，本专利技术提供了一种具有可重构低功耗数据交织网络的数字信号 处理器，该数字信号处理器包括一个N路并行向量运算单元10、一个N路并行向量寄存器堆 20、一个N路并行向量存储器40和一个N路可重构并行数据交织网络30，其中N路并行向量运算单元10用于对N路并行向量寄存器堆20输入的数据进行运算 处理，产生运算结果，并将该运算结果输出给N路并行向量寄存器堆20 ；N路并行向量寄存器堆20用于临时存放N路并行向量运算单元10中运算部件所 使用的操作数以及运算结果；N路并行向量存储器40用于存放大量的输入数据以及N路并行向量运算单元10 中运算部件的运算结果；N路可重构并行数据交织网络30用于连接N路并行向量运算单元10、N路并行向 量寄存器堆20和N路并行向量存储器40，并管理其中的数据传输。上述方案中，所述N路并行向量运算单元10中每一路并行向量运算单元均包含多 个运算部件，该运算部件用于对N路并行向量寄存器堆20输入的操作数进行运算处理，并 保存产生的运算结果。上述方案中，所述N路可重构并行数据交织网络30包括交织通路301和交织控制 器302，其中交织通路301用于对输入数据进行交织并送到输出；交织控制器302用于向交织通路301发送控制信号，控制交织通路数据来源的选 择以及数据交织模式。上述方案中，所述交织通路301由N组N选1选通器组成，每个N选1选通器的输 入信号包括数据信号和控制信号两部分。上述方案中，所述N选1选通器的数据信号来源于N路并行向量寄存器堆20的输 出、N路并行向量运算单元10的运算结果或N路并行向量存储器40的输出，该数据信号的 去向是N路并行向量寄存器堆20的输入、N路并行向量运算单元10的运算操作数或N路 并行向量存储器40的输入。上述方案中，所述N选1选通器的控制信号来源于所述交织控制器302，以控制输 入数据到输出数据的选通。上述方案中，所述交织控制器302所控制的交织通路数据来源的选择，由各总线 申请信号决定，获得总线申请授权的部件将作为数据来源；所述交织控制器302所控制的 数据交织模式，由N路并行向量运算单元10、N路并行向量寄存器堆20或N路并行向量存 储器40发送过来的地址高位段号决定，地址的低位送往N路并行向量存储器40作为偏移量。上述方案中，该数字信号处理器还包括一旁路选择器80，该旁路选择器80通过所 述N路可重构并行数据交织网络30连接于所述N路并行向量运算单元10，所述N路并行向 量运算单元10的运算结果经过所述N路可重构并行数据交织网络30交织后，直接通过该 旁路选择器80被旁路至所述N路并行向量运算单元10作为下一个运算的操作数，而不经 过所述N路并行向量寄存器堆20和/或所述N路并行向量存储器40。上述方案中，该数字信号处理器还包括程序存储器70、指令译码器60和地址产生 器50，其中程序存储器70用于存放该数字信号处理器运行所需要的程序指令并输出到指令 译码器60 ；指令译码器60用于对程序存储器70送来的程序指令进行译码产生对该数字信号 处理器进行控制的控制信号，从而对N路并行向量运算单元10、N路并行向量寄存器堆20、 N路可重构并行数据交织网络30以及地址产生器50进行控制；地址产生器50用于接收指令译码器60发来的控制信号，产生对N路并行向量存 储器40访问所需要的访问地址以及读写控制信号送往N路并行向量存储器40，同时根据产生的地址生成控制信号送往N路可重构并行数据交织网络30。(三)有益效果从上述技术方案可以看出，本专利技术具有以下有益效果1)、本专利技术提供的这种具有可重构低功耗数据交织网络的数字信号处理器，适用 于并行架构的数据传输管理方式，可以克服传统数据传输管理技术局限性，具有高效低功 耗的优点，同时该处理器的交织网络结构具有可重构特性，可以满足不同宽度数据交织需 求。2)、本专利技术提供的这种具有可重构低功耗数据交织网络的数字信号处理器，与现 有技术相比还具有数据吞吐率高和速度快的优点。附图说明为了进一步说明本专利技术的技术特征，以下结合附图对本专利技术做详细描述，其中图1是本专利技术提供的具有可重构低功耗数据交织网络的数字信号处理器的结构 示意图。具体实施例方式为使本专利技术的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照 附图，对本专利技术进一步详细说明。请参阅图1，图1是本专利技术提供的具有可重构低功耗数据交织网络的数字信号处 理器的结构示意图，该数字信号处理器包括一个N路并行向量运算单元10、一个N路并行向 量寄存器堆20、一个N路并行向量存储器40和一个N路可重构并行数据交织网络30。其中，N路并行向量运算单元10用于对N路并行向量寄存器堆20输入的数据进 行运算处理，产生运算结果，并将该运算结果输出给N路并行向量寄存器堆20。N路并行向 量寄存器堆20用于临时存放N路并行向量运算单元10中运算部件所使用的操作数以及运 算结果。N路并行向量存储器40用于存放大量的输入数据以及N路并行向量运算单元10 中运算部件的运算结果。N路可重构并行数据交织网络30用于连接N路并行向量运算单元 10、N路并行向量寄存器堆20和N路并行向量存储器40，并管理其中的数据传输。N路并行向量运算单元10中每一路并行向量运算单元均包含多个运算部件，该运 算部件用于对N路并行向量寄存器堆20输入的操作数进行运算处理，并保存产生的运算结^ oN路可重构并行数据交织网络30包括交织通路301和交织控制器本文档来自技高网...

【技术保护点】
一种具有可重构低功耗数据交织网络的数字信号处理器，其特征在于，该数字信号处理器包括一个Ｎ路并行向量运算单元（１０）、一个Ｎ路并行向量寄存器堆（２０）、一个Ｎ路并行向量存储器（４０）和一个Ｎ路可重构并行数据交织网络（３０），其中：Ｎ路并行向量运算单元（１０）用于对Ｎ路并行向量寄存器堆（２０）输入的数据进行运算处理，产生运算结果，并将该运算结果输出给Ｎ路并行向量寄存器堆（２０）；Ｎ路并行向量寄存器堆（２０）用于临时存放Ｎ路并行向量运算单元（１０）中运算部件所使用的操作数以及运算结果；Ｎ路并行向量存储器（４０）用于存放大量的输入数据以及Ｎ路并行向量运算单元（１０）中运算部件的运算结果；Ｎ路可重构并行数据交织网络（３０）用于连接Ｎ路并行向量运算单元（１０）、Ｎ路并行向量寄存器堆（２０）和Ｎ路并行向量存储器（４０），并管理其中的数据传输。

【技术特征摘要】

【专利技术属性】
技术研发人员：王东琳，林啸，尹志刚，谢少林，张志伟，闫寒，薛晓军，
申请(专利权)人：中国科学院自动化研究所，
类型：发明
国别省市：11[中国|北京]