SPI操作模式同步的方法与SPI总线同步设备技术

本发明专利技术提供一种用于SPI总线同步设备与SPI装置之间的串行外围接口(SPI)操作模式同步的方法，所述SPI主机与所述SPI装置通过SPI总线通信，所述方法包含在SPI装置中将SPI总线上的一或多个值预定义为指示SPI主机与SPI装置之间的SPI操作模式丢失同步。回应于接收SPI装置中的预定义值中的任一个，启动SPI操作模式的再同步。式的再同步。式的再同步。

【技术实现步骤摘要】
SPI操作模式同步的方法与SPI总线同步设备


[0001]本专利技术涉及串行外围接口(Serial
‑
Peripheral Interface；SPI)总线，且特别地涉及用于检测和恢复SPI通信中的丢失同步的方法和系统。

技术介绍

[0002]串行外围接口(Serial
‑
Peripheral Interface；SPI)定义用于SPI主机与SPI装置之间的双工通信。目前，SPI已被广泛地用于处理器与闪存装置之间的通信，其中处理器(充当SPI主机)将指令发送到闪存(充当SPI装置)，且对于一些操作码，SPI装置返回数据。
[0003]SPI最初定义为单位(1bit)SPI，其使用一条导线发送所有指令阶段(命令、地址和数据)，此模式被称作1
‑1‑
1。为了改进性能，接着将SPI扩展到四位和八位SPI，其使用1位发送命令，且使用4位或8位发送地址和数据(分别被称为1
‑4‑
4和1
‑8‑
8模式)。之后，更添加了新总线模式，包含4位周边介面(Quad Peripheral Interface；QPI)和8位周边介面(Octal Peripheral Interface；OPI)。在QPI中，进一步使用4位发送所有指令阶段(被称为4
‑4‑
4模式)，而在OPI中，进一步使用8位所有指令阶段(被称为8
‑8‑
8模式)。另外，有时可配合使用就地执行(Execute
‑
In
>‑
Place，XIP)操作模式，其中SPI主机不发送操作码，且SPI装置假设操作码不根据前一指令改变。一般而言，支援QPI或OPI的SPI主机或SPI装置也支援至少一种SPI模式(例如1
‑1‑
1、1
‑4‑
4或1
‑8‑
8模式的其中一种)，且通常所述SPI模式会被设置为预设SPI操作模式。
[0004]在所有情况下，SPI主机和SPI装置需采用相同操作模式进行操作。当由于一些错误，使SPI主机和SPI装置处于不同操作模式(例如，如果主机重设)时，那么SPI装置可能会执行无用的指令，而SPI主机可能会从SPI装置接收错误的读取数据。当SPI主机改变操作模式而SPI装置未改变操作模式时(或反之亦然)，视为发生丢失同步事件。

技术实现思路

[0005]本专利技术提供一种用于SPI主机与SPI装置之间的串行外围接口(SPI)操作模式同步的方法，所述SPI主机与所述SPI装置通过SPI总线通信。方法包含在SPI装置中将SPI总线上的一或多个值预定义为指示SPI主机与SPI装置之间的SPI操作模式丢失同步。响应于接收SPI装置中的预定义值中的任一个，启动SPI操作模式的再同步。
[0006]本专利技术另外提供一种串行外围接口(SPI)总线同步设备，包含串行外围接口(SPI)主机和SPI装置。SPI装置配置成通过SPI总线与SPI主机通信，且响应于在SPI总线上接收一或多个值中的任一个，所述一或多个值在SPI装置中预定义为指示SPI主机与SPI装置之间的SPI操作模式丢失同步，启动SPI操作模式的再同步。
附图说明
[0007]图1示出根据本专利技术的实施例的具有丢失同步(Lost
‑
Sync)检测和恢复的SPI通信系统的方块图；
[0008]图2示出根据本专利技术的实施例的丢失同步事件检测和恢复的波形图；
[0009]图3示出根据本专利技术的实施例的SPI装置的方块图；
[0010]图4示出根据本专利技术的实施例的由SPI主机发送模式重设序列的波形图；
[0011]图5示出根据本专利技术的实施例的用于通过检查输入数据检测丢失同步事件的方法的流程图；
[0012]图6示出根据本专利技术的实施例的SPI装置的状态的状态图。
[0013]附图标号说明
[0014]100：串行外围接口通信系统；
[0015]101：串行外围接口主机；
[0016]102、300：串行外围接口装置；
[0017]103：芯片选择导线；
[0018]104：时钟导线；
[0019]106、108：输入
‑
输出导线；
[0020]110：电阻器/上拉装置；
[0021]200、400：波形图；
[0022]202、402：时钟波形；
[0023]204、404：芯片选择波形；
[0024]206：I/O0波形；
[0025]208：I/O1到I/O3波形；
[0026]210：阶段波形；
[0027]212：主机模式波形；
[0028]214：装置模式波形；
[0029]216、218、220、222、224、226、414、416：时间点；
[0030]302：可配置解码器；
[0031]304：丢失同步检测电路；
[0032]306：默认模式解码器；
[0033]308：选择器；
[0034]310：指令执行单元；
[0035]408：波形；
[0036]410：计数波形；
[0037]412：装置模式指示波形；
[0038]500：流程图；
[0039]502、504、506、508、510、512、514、516、518、520：操作；
[0040]600：状态图；
[0041]602、604、606、608、610、612、614：状态。
具体实施方式
[0042]SPI主机与SPI装置之间的SPI通信可以多个协定和操作模式进行，所述多个协定和操作模式在数据总线的宽度(在指令的各个阶段中)、地址的长度和就地执行(XIP)模式
方面变化。
[0043]本专利技术所提到的SPI通信可支援总线宽度操作模式、地址宽度操作模式和就地执行(XIP)操作模式，此处详述如下：
[0044]总线宽度操作模式可包含
[0045](i)SPI模式，使用一条导线传送指令的命令阶段，并使用一条、四条或八条导线传送指令的地址和数据阶段(分别称为1
‑1‑
1、1
‑4‑
4以及1
‑8‑
8模式)；
[0046](ii)四位周边介面(QPI)模式，在指令的所有阶段中使用四条导线(称为4
‑4‑
4模式)；以及
[0047](iii)八位周边介面(OPI)模式，在指令的所有阶段中使用八条导线(称为8
‑8‑
8模式)的其中一者。
[0048]地址宽度操作模式应为(i)24位地址或(ii)32位地址中的其中一个。
[0049]XIP操作模式应为打开或关闭。
[0050]在本专利技术一实施例中，预设模式可定义为SPI(1
‑1‑
1、1
‑本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于串行外围接口(SPI)主机与SPI装置之间的SPI操作模式同步的方法，所述SPI主机与所述SPI装置通过SPI总线通信，所述方法包括：在所述SPI装置中将所述SPI总线上的一或多个值预定义为指示所述SPI主机与所述SPI装置之间的SPI操作模式丢失同步；以及响应于接收所述SPI装置中的所述预定义值中的任一个，启动所述SPI操作模式的再同步。2.根据权利要求1所述的用于SPI主机与SPI装置之间的串行外围接口操作模式同步的方法，其中所述SPI总线的一或多个导线连接到上拉或下拉装置，所述上拉或下拉装置促使所述一或多个导线达到定义的逻辑状态，且其中指示所述丢失同步的所述一或多个值包括所述一或多个导线处于所述定义的逻辑状态的所述一或多个值。3.根据权利要求1所述的用于SPI主机与SPI装置之间的串行外围接口操作模式同步的方法，其中指示所述丢失同步的所述一或多个值包括在所述SPI主机与所述SPI装置之间预协调的预定义的值序列。4.根据权利要求1所述的用于SPI主机与SPI装置之间的串行外围接口操作模式同步的方法，包括由所述SPI主机发送所述预定义值中的一或多个，以便致使所述SPI装置启动所述再同步。5.根据权利要求1所述的用于SPI主机与SPI装置之间的串行外围接口操作模式同步的方法，其中所述一或多个预定义值包括预定义的一组位处于定义的逻辑状态的一或多个SPI指令操作码。6.根据权利要求1所述的用于SPI主机与SPI装置之间的串行外围接口操作模式同步的方法，其中所述一或多个预定义值包括预定义的一组位处于定义的逻辑状态的一或多个SPI指令操作码。7.根据权利要求1所述的用于SPI主机与SPI装置之间的串行外围接口操作模式同步的方法，包括在所述SPI装置中在不回应于所述SPI主机的情况下中止当前操作。8.根据权利要求1所述的用于SPI主机与SPI装置之间的串行外围接口操作模式同步的方法，其中启动所述再同步包括在所述SPI装置中恢复到预设操作模式。9.根据权利要求8所述的用于SPI主机与SPI装置之间的串行外围接口操作模式同步的方法，其中所述预设操作模式为单导线、24位地址、非就地执行(non
‑
Execute
‑
In
‑
Place，non
‑
X...

【专利技术属性】
技术研发人员：伊塔，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：