半导体基板中硅通孔的制作方法技术

本发明专利技术提供一种半导体基板中硅通孔的制作方法，包括以下步骤：在所述半导体基板的第一主面上形成电镀电极

【技术实现步骤摘要】
半导体基板中硅通孔的制作方法


[0001]本专利技术涉及半导体集成电路和微机电系统的制造与封装领域，特别是涉及一种硅通孔的制作方法
。

技术介绍

[0002]硅通孔广泛应用在半导体集成电路
(Integrated Circuit
；
IC)
及微机电系统
(Micro Electro Mechanical Systems
；
MEMS)
的先进封装中，例如通过硅通孔互连结构，将微机电系统和其驱动电路堆叠封装在一起，具有高传输带宽和低传输延时等特性
。
[0003]常规的硅通孔制作工艺包括：在基板上刻蚀深孔，在后续步骤中利用深孔内沉积的种子层执行电镀工艺，实现金属填充，但是在较厚基板上制备的盲孔具有更高的深宽比，使得在制作过程中种子层金属很难通过物理溅射的方法均匀沉积在通孔的侧壁上，同时金属填充物也较难在高深宽比的通孔内均匀填充，因此在较厚基板上实现高密度硅通孔本身就具有挑战性
。
为此，常采用向通孔底部电极施加一定的电压，实现自底向上的金属填充
。
[0004]另一方面，中通孔
(via
‑
middle)
工艺技术作为制造
TSV
的主流技术，能够实现
TSV
与电路中的金属相连，不需要刻蚀多层互连层，工艺相对简单，但是由于基板正面存在器件，通孔底部电极很难与电镀电压相连，因此在这类硅通孔的制作过程中，底部电极的引线方式较为关键/>。
目前采用的引线方式会引入寄生电容等不必要参数，影响电路的性能
。
[0005](MEMS
‑
TSV
‑
先进封装技术
‑
中通孔；中通孔工艺技术实现了
TSV
与电路中的金属相连，不需要刻蚀多层互连层，工艺相对简单并且可以获得一致性较好的高深宽比
TSV
结构
)

技术实现思路

[0006]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种半导体基板中硅通孔的制作方法，用于解决现有制作工艺难以实现均匀填充具有高深宽比的硅通孔
、
以及现有的引线方式造成寄生电容等参数的引入问题
。
[0007]为实现上述目的及其他相关目的，本专利技术提供一种半导体基板中硅通孔的制作方法，包括以下步骤：
[0008]提供一半导体基板，所述半导体基板包括相对的第一主面和第二主面；
[0009]在所述半导体基板的第一主面上形成导电图形，所述导电图形包括复数个通孔底部电极
、
电镀电极和电极连线，其中所述复数个通孔底部电极通过所述电极连线电连接到所述电镀电极，所述电镀电极至少部分暴露在所述第一主面上；
[0010]在所述半导体基板的第一主面上形成电学结构；
[0011]从所述半导体基板的第二主面形成贯穿至所述半导体基板的第一主面的复数个通孔沟槽，每一通孔沟槽与通孔底部电极成对设置，且每一通孔沟槽位于所述半导体基板的第一主面上的端部被相应的通孔底部电极覆盖；
[0012]通过所述电镀电极
、
以所述通孔底部电极为种子层，在所述通孔沟槽中自底部向上电镀金属插塞，所述金属插塞远离所述通孔底部电极的端面不低于所述半导体基板的第
二主面
。
[0013]可选地，所述电极连线的主要部分分布在所述半导体基板的划片道内，所述电极连线的宽度小于或等于所述划片道的宽度，所述制作方法还包括：沿所述划片道对所述半导体基板的芯片分离加工时，将所述电极连线的主要部分从芯片中去除，实现所述复数个硅通孔彼此电分离
。
[0014]可选地，所述半导体基板为硅基板，通过深反应离子刻蚀工艺对在硅基板进行刻蚀，以形成从所述硅基板的第二主面贯穿至第一主面的复数个通孔沟槽，其中所述通孔沟槽的深宽比介于
5:1
至
20:1
之间
。
[0015]可选地，所述电镀电极在所述第一主面上对称分布，沿所述划片道的延伸方向于所述划片道的两侧设置所述通孔底部电极
。
[0016]可选地，所述制作方法还包括：形成覆盖所述电极连线表面的绝缘薄膜
。
[0017]可选地，所述制作方法还包括：在形成覆盖所述电极连线表面的绝缘薄膜之后，在所述半导体基板的第一主面上形成电学结构
。
[0018]可选地，所述金属插塞的材料是选自以下金属材料中的任一种：铜
、
钨
、
镍
、
锡或金的单质，或者上述金属的合金
。
[0019]可选地，所述制作方法还包括：通过化学机械抛光
(CMP)
方式加工所述金属插塞远离所述通孔底部电极的端面，使所述金属插塞远离所述通孔底部电极的端面与所述半导体基板的第二主面基本齐平
。
[0020]如上所述，本专利技术的半导体基板中硅通孔的制作方法，具有以下有益效果：
[0021]本专利技术提供一种半导体基板中硅通孔的制作方法，将通孔底部电极通过电极连线连接到电镀电极，通过向电镀电极施加一电压
、
以所述通孔底部电极作为种子层，在所述通孔沟槽内自底部向上电镀金属插塞，可以降低硅通孔的制造难度乃至整个器件的制造难度；此外，所述通孔底部电极
、
电极连线和电镀电极形成为同一层导电薄膜，降低了硅通孔的制作成本
。
[0022]本专利技术通过在形成硅通孔之后，沿划片道对半导体基板的芯片分离加工时，将所述电极连线从芯片中去除，仅保留单个芯片内电极连线的一部分，基板正面电学结构的性能得到保证，还降低对基板正面电学结构的不良影响
。
附图说明
[0023]所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于说明本申请的实施方式，并与文字描述一起来阐释本申请的原理
。
显而易见地，下面描述中的附图仅仅是本申请的一些实施例
。
[0024]图1显示为根据本专利技术实施例制造的硅通孔结构的俯视示意图
。
[0025]图2显示为根据本专利技术实施例制造的硅通孔结构沿
A
‑
A
’
处的截面示意图
。
[0026]图
3A
～图
3E
显示为本专利技术实施例的半导体基板中硅通孔的制作方法各步骤所呈现的结构示意图
。
[0027]图4显示为在本专利技术实施例的半导体基板中硅通孔的制作方法相应步骤完成之后的单个芯片的俯视示意图
。
[0028]元件标号说明
[0029]10
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
基板
[0030]20
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种半导体基板中硅通孔的制作方法，其特征在于，包括以下步骤：提供一半导体基板，所述半导体基板包括相对的第一主面和第二主面；在所述半导体基板的第一主面上形成导电图形，所述导电图形包括电镀电极
、
电极连线和复数个通孔底部电极，其中所述复数个通孔底部电极通过所述电极连线电连接到所述电镀电极，所述电镀电极至少部分暴露在所述第一主面上；在所述半导体基板的第一主面上形成电学结构；形成从所述半导体基板的第二主面贯穿至第一主面的复数个通孔沟槽，每一通孔沟槽与通孔底部电极成对设置，且每一通孔沟槽位于所述半导体基板的第一主面上的端部被相应的通孔底部电极覆盖；通过所述电镀电极
、
以所述通孔底部电极为种子层，在所述通孔沟槽中自底部向上电镀金属插塞，所述金属插塞远离所述通孔底部电极的端面不低于所述半导体基板的第二主面
。2.
根据权利要求1所述的制作方法，其特征在于：所述电极连线的主要部分分布在所述半导体基板的划片道内，所述电极连线的宽度小于或等于所述划片道的宽度，所述制作方法还包括：沿所述划片道对所述半导体基板的芯片分离加工时，将所述电极连线的主要部分从芯片中去除，实现所述复数个硅通孔彼此电分离
。3.
根据权利要求1所述的制作方法，其特征在于：所述半导体基板为硅基板，通过深反应离子刻蚀工艺对在硅基...

【专利技术属性】
技术研发人员：冯刘昊东，陈朔，彭鑫林，郭松，季宇成，王诗男，
申请(专利权)人：上海新微技术研发中心有限公司，
类型：发明
国别省市：