一种抗回踢噪声的动态比较器及设计方法技术

本发明专利技术属于模拟集成电路技术领域，公开了一种抗回踢噪声的动态比较器，包括辅助复位开关

【技术实现步骤摘要】
一种抗回踢噪声的动态比较器及设计方法


[0001]本专利技术属于模拟集成电路
，尤其涉及一种抗回踢噪声的动态比较器及设计方法
。

技术介绍

[0002]动态比较器是许多类型模数转换器
(ADC)
的基本模块之一
。
动态比较器因其功耗低
、
速度快等优点而广泛用于低功耗的
ADC
中
。
回踢噪声作为动态比较器的主要噪声来源之一，限制了
ADC
可实现的转换速度和有效比特数
。
[0003]图1为传统的动态比较器电路
。
在比较阶段，
CLK
为高，
MN5
管导通，比较器的输入对管
MN1
和
MN2
开始以不同的放电速率对节点
X
和
Y
进行放电
。
当正向输入信号
V
P
大于负向输入信号
VN
时，比较器输出节点
OUTN
比节点
OUTP
电压下降快，使得
MP3
开始导通并阻碍
MN4
导通，
OUTP
节点放电速度减缓并开始被充电
。
当
OUTP
电压被抬高后，
OUTN
节点的放电速度加快，最后使得比较器输出节点
OUTP
输出为
VDD
，节点/>OUTN
下拉到
GND
，完成一次比较
。
在复位阶段，
CLK
为低电平，
MN5
管关断，比较器的输出节点
OUTN
和
OUTP
通过
MP1
和
MP4
复位到电源电压
VDD。
但是在上一次比较后，节点
OUTP
的电压为
VDD
，节点
OUTN
的电压为
GND
，节点
X
的电压下拉至
GND
，负向输入信号
V
N
不足以使得节点
Y
下拉至
GND
；在复位时，节点
X
和节点
Y
都被充电至
VDD
，节点
X
和节点
Y
的不相等的电压跳变会通过输入管的栅漏交叠电容（
C
GD
）耦合到比较器的输入端
V
P
和
V
N
，还会影响比较器的输入差模电压
V
P
‑
V
N
，这种干扰通常称为回踢噪声
。

技术实现思路

[0004]本专利技术目的在于提供一种抗回踢噪声的动态比较器及设计方法
,
以解决传统动态比较器在复位时比较器输入节点产生不等的回踢噪声影响比较器精度的技术问题
。
[0005]为解决上述技术问题，本专利技术提出一种抗回踢噪声的动态比较器，通过复位开关及其控制时序，使得比较器在复位时，回踢噪声对比较器的两个输入节点产生相同的影响，在下一次比较时，回踢噪声带来的影响将被抵消，不会影响比较结果
。
具体技术方案如下：一种抗回踢噪声的动态比较器，所述比较器为时钟控制的动态比较器；包括第一输入管
、
第二输入管
、
正向输入信号
、
负向输入信号
、
正向输出端
、
负向输出端和控制时钟
CLK1
；所述正向输入信号从第一输入管输入，所述负向输入信号从第二输入管输入；所述控制时钟
CLK1
控制比较器处于复位阶段时，所述正向输出端和负向输出端被复位；所述控制时钟
CLK1
控制比较器处于比较阶段时，比较器将其正向输入信号和负向输入信号进行比较获得比较结果；所述比较器包括辅助复位开关
S1
及其开关时序
CLK2
，所述辅助复位开关
S1
两端分别连接第一输入管到比较器输出端的结点和第二输入管到比较器输出端的结点；开关时序
CLK2
控制在比较器的输出建立后，所述辅助复位开关
S1
导通，在比较器进行下一次比较前，所述辅助复位开关
S1
断开
。
[0006]进一步的，所述辅助复位开关
S1
是
PMOS
管
、NMOS
管或传输门
。
[0007]进一步的，所述辅助复位开关
S1
是
PMOS
管，所述
PMOS
管的漏极连接第一输入管到
比较器输出端的结点，源极连接第二输入管到比较器输出端的结点，栅极连接开关时序
CLK2。
[0008]进一步的，所述开关时序
CLK2
连接延时单元
DELAY
后输出控制时钟
CLK1。
[0009]进一步的，所述正向输出端和负向输出端连接同或门后输出开关时序
CLK2。
[0010]进一步的，所述比较器包括
NMOS
管
MN1、MN2、MN3、MN4、MN5
和
PMOS
管
MP1、MP2、MP3、MP4
；
MP1、MP4、MN5
的栅极连接动态比较器的控制时钟
CLK1
，
MN1
的栅极连接正向输入信号
V
P
，
MN1
的源极连接
MN5
的漏极，
MN1
的漏极连接
MN3
的源极；
MN2
的栅极连接负向输入信号
V
N
，
MN2
的源极连接
MN5
的漏极，
MN2
的漏极连接
MN4
的源极；
MN5
的源极接地；
MP2
的栅极连接
MP3、MP4
和
MN4
的漏极以及
MN3
的栅极并作为所述比较器的正向输出端
OUTP
，
MP2
的漏极连接
MP1
和
MN3
的漏极以及
MP3
和
MN4
的栅极并作为比较器的负向输出端
OUTN
，
MP2
的源极连接
MP1、MP3、MP4
的源极并连接电源电压
VDD
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种抗回踢噪声的动态比较器，所述比较器为时钟控制的动态比较器；包括第一输入管
、
第二输入管
、
正向输入信号
、
负向输入信号
、
正向输出端
、
负向输出端和控制时钟
CLK1
；所述正向输入信号从第一输入管输入，所述负向输入信号从第二输入管输入；所述控制时钟
CLK1
控制比较器处于复位阶段时，所述正向输出端和负向输出端被复位；所述控制时钟
CLK1
控制比较器处于比较阶段时，比较器将其正向输入信号和负向输入信号进行比较获得比较结果；其特征在于，所述比较器包括辅助复位开关
S1
及其开关时序
CLK2
，所述辅助复位开关
S1
两端分别连接第一输入管到比较器输出端的结点和第二输入管到比较器输出端的结点；开关时序
CLK2
控制在比较器的输出建立后，所述辅助复位开关
S1
导通，在比较器进行下一次比较前，所述辅助复位开关
S1
断开
。2.
根据权利要求1所述的抗回踢噪声的动态比较器，其特征在于，所述辅助复位开关
S1
是
PMOS
管
、NMOS
管或传输门
。3.
根据权利要求1所述的抗回踢噪声的动态比较器，其特征在于，所述辅助复位开关
S1
是
PMOS
管，所述
PMOS
管的漏极连接第一输入管到比较器输出端的结点，源极连接第二输入管到比较器输出端的结点，栅极连接开关时序
CLK2。4.
根据权利要求3所述的抗回踢噪声的动态比较器，其特征在于，所述开关时序
CLK2
连接延时单元
DELAY
后输出控制时钟
CLK1。5.
根据权利要求3所述的抗回踢噪声的动态比较器，其特征在于，所述正向输出端和负向输出端连接同或门后输出开关时序
CLK2。6.
根据权利要求1所述的抗回踢噪声的动态比较器，其特征在于，所述比较器包括
NMOS
管
MN1、MN2、MN3、MN4、MN5
和
PMOS
管
MP1、MP2、MP3、MP4
；
MP1、MP4、MN5
的栅极连接动态比较器的控制时钟
CLK1
，
MN1
的栅极连接正向输入信号
V
P
，
MN1
的源极连接
MN5
的漏极，
MN1
的漏极连接
MN3
的源极；
MN2
的栅极连接负向输入信号
V
N
，
MN2
的源极连接
MN5
的漏极，
MN2
的漏极连接
MN4
的源极；
MN5
的源极接地；
MP2
的栅极连接
MP3、MP4
和
MN4
的漏极以及
MN3
的栅极并作为所述比较器的正向输出端
OUTP
，
MP2
的漏极连接
MP1
和
MN3
的漏极以及
MP3
和
MN4
的栅极并作为比较器的负向输出端
OUTN
，
MP2
的源极连接
MP1、MP3、MP4
的源极并连接电源电压
VDD
；所述辅助复位开关
S1
两端分别连接第一输入管
MN1
到比较器输出端的结点
X
和第二输入管
MN2
到比较器输出端的结点
Y
，开关时序
CLK2
控制在比较器的输出建立后，辅助复位开关
S1
导通，在比较器进行下一次比较前，辅助复位开关
S1
断开
。7.
一种利用如权利要求6所述的抗回踢噪声的动态比较器进行抗回踢噪声的动态比较器设计的方法，其特征在于，所述方法包括设计开关时序
CLK2
，所述开关时序
CLK2
经过延时单元
DELAY
产生动态比较器的控制时钟
CLK1
；在比较阶段，
CLK1
为
VDD
，
MN5
管导通，比...

【专利技术属性】
技术研发人员：张云珊，
申请(专利权)人：脉砥微电子杭州有限公司，
类型：发明
国别省市：