半导体存储器制造技术

本公开提供一种半导体存储器，包括多个存储块，每个存储块中包括多个感应放大器，每个存储块中包括体偏置发生模块，每个感应放大器中包括体偏置模块

【技术实现步骤摘要】
半导体存储器


[0001]本公开涉及但不限定于一种半导体存储器
。

技术介绍

[0002]半导体存储器中包括多个存储块
(Bank)
，每个存储块中包括多个感应放大器
(Sense Amplifier
，
SA)。
感应放大器能够放大位线
(BL)
和互补位线
(BLB)
之间的电压差，以读取存储单元中存储的数据
。
[0003]由于感应放大器中的器件之间存在失配，导致感应放大器不能有效放大位线和互补位线之间的电压差，从而导致数据读取过程中，产生错误的读写结果
。

技术实现思路

[0004]本公开提供一种半导体存储器，能够补偿半导体存储器中的任意感应放大器中的器件之间的失配，提高读取数据的准确性
。
[0005]本公开提供的半导体存储器，包括多个存储块，每个存储块包括多个感应放大器；
[0006]每个所述存储块中包括体偏置发生模块，每个所述感应放大器中包括体偏置模块；
[0007]所述体偏置发生模块耦合多个所述体偏置模块，用于向多个所述体偏置模块中的目标体偏置模块发送第一控制信号；
[0008]所述目标体偏置模块耦合目标感应放大器中的
P
型晶体管的体端，用于在所述第一控制信号的作用下调节所述
P
型晶体管的体端电压
。
[0009]在一些实施例中，所述体偏置发生模块包括：
[0010]选择单元，其耦合多个所述体偏置模块，用于从多个所述体偏置模块中选择目标体偏置模块，使比较单元的第一端耦合所述目标感应放大器的读出位线，所述比较单元的第二端耦合所述目标感应放大器的互补读出位线；
[0011]所述比较单元，其控制端耦合第一使能信号，用于比较所述目标感应放大器的读出位线电压和互补读出位线电压，根据比较结果向所述目标体偏置模块发送第一控制信号
。
[0012]在一些实施例中，所述比较单元用于在所述目标感应放大器的读出位线电压大于所述互补读出位线电压时，输出第一电平信号，以及在所述目标感应放大器的读出位线电压小于所述互补读出位线电压时，输出第二电平信号，所述第一电平信号小于所述第二电平信号
。
[0013]在一些实施例中，所述比较单元包括：
[0014]运算放大器，其控制端作为所述比较单元的控制端，耦合第一使能信号，其同相输入端作为所述比较单元的第一端，耦合所述目标感应放大器的读出位线，其反向输入端作为所述比较单元的第二端，耦合所述目标感应放大器的互补读出位线，其输出端耦合所述选择单元，以使所述选择单元根据比较结果向所述目标体偏置模块发送第一控制信号
。
[0015]在一些实施例中，每个所述感应放大器包括：
[0016]第一
P
型晶体管，其源极耦合第一电源端；
[0017]第二
P
型晶体管，其源极耦合所述第一
P
型晶体管的源极，其栅极耦合所述第一
P
型晶体管的漏极，其漏极耦合所述第一
P
型晶体管的栅极；
[0018]第一
N
型晶体管，其漏极耦合所述第一
P
型晶体管的漏极，其源极耦合第三电源端，其栅极耦合位线；
[0019]第二
N
型晶体管，其漏极耦合所述第二
P
型晶体管的漏极，其源极耦合所述第一
N
型晶体管的源极，其栅极耦合互补位线；
[0020]每个所述感应放大器的体偏置模块包括：
[0021]锁存模块，其控制端耦合第二使能信号，其第一端耦合所述体偏置发生模块，用于将所述第一控制信号转换为第二控制信号，所述第一控制信号的电平不同于所述第二控制信号的电平；
[0022]体端电位偏置模块，其第一端耦合所述锁存模块的第二端，其第二端耦合所述锁存模块的第三端，其第三端耦合所述第一
P
型晶体管的体端和
/
或所述第二
P
型晶体管的体端，用于在所述第一控制信号和所述第二控制信号的作用下调节所述第一
P
型晶体管的体端电压和
/
或所述第二
P
型晶体管的体端电压，补偿所述第二
N
型晶体管和所述第一
N
型晶体管之间阈值电压的差异
。
[0023]在一些实施例中，所述体端电位偏置模块包括：
[0024]第一体端电位偏置模块，其第一端作为所述体端电位偏置模块的第一端，其第二端作为所述体端电位偏置模块的第二端，其第三端作为所述体端电位偏置模块的第三端，耦合所述第一
P
型晶体管的体端，用于调节所述第一
P
型晶体管的体端电压
。
[0025]在一些实施例中，所述体端电位偏置模块包括：
[0026]第二体端电位偏置模块，其第一端耦合所述第一体端电位偏置模块的第一端，其第二端耦合所述第一体端电位偏置模块的第二端，其第三端作为所述体端电位偏置模块的第三端，耦合所述第二
P
型晶体管的体端电压，用于调节所述第二
P
型晶体管的体端电压
。
[0027]在一些实施例中，所述第一体端电位偏置模块包括：
[0028]第一晶体管，其栅极作为所述第一体端电位偏置模块的第二端，其源极耦合第一电源端，其漏极作为所述第一体端电位偏置模块的第三端，耦合所述第一
P
型晶体管的体端；
[0029]第二晶体管，其栅极作为所述第一体端电位偏置模块的第一端，其源极耦合第二电源端，其漏极耦合所述第一晶体管的漏极
。
[0030]在一些实施例中，所述第二体端电位偏置模块包括：
[0031]第三晶体管，其栅极作为所述第二体端电位偏置模块的第二端，耦合所述第一晶体管的栅极，其源极耦合第二电源端，其漏极作为所述第二体端电位偏置模块的第三端，耦合所述第二
P
型晶体管的体端；
[0032]第四晶体管，其栅极作为第二体端电位偏置模块的第一端，耦合所述第二晶体管的栅极，其源极耦合第一电源端，其漏极耦合所述第三晶体管的漏极
。
[0033]在一些实施例中，所述第一晶体管
、
所述第二晶体管
、
所述第三晶体管和所述第四晶体管为
P
型晶体管
。
[0034]在一些实施例中，所述锁存模块的控制端包括第一控制端和第二控制端，所述第二使能信号包括第一子使能信号和第二子使能信号；
[0035]所述锁存模块包括：
[0036]传输门，其控制端作为所述锁存模块的第一控制端，耦合所述第一子使能信号，其第一端作为所述锁存模块的第一端，耦合所述第一控制信号，其第二端作为所述锁存模块的第二端，用于传输本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种半导体存储器，其特征在于，包括多个存储块，每个存储块包括多个感应放大器；每个所述存储块中包括体偏置发生模块，每个所述感应放大器中包括体偏置模块；所述体偏置发生模块耦合多个所述体偏置模块，用于向多个所述体偏置模块中的目标体偏置模块发送第一控制信号；所述目标体偏置模块耦合目标感应放大器中的
P
型晶体管的体端，用于在所述第一控制信号的作用下调节所述
P
型晶体管的体端电压
。2.
根据权利要求1所述的半导体存储器，其特征在于，所述体偏置发生模块包括：选择单元，其耦合多个所述体偏置模块，用于从多个所述体偏置模块中选择目标体偏置模块，使比较单元的第一端耦合所述目标感应放大器的读出位线，所述比较单元的第二端耦合所述目标感应放大器的互补读出位线；所述比较单元，其控制端耦合第一使能信号，用于比较所述目标感应放大器的读出位线电压和互补读出位线电压，根据比较结果生成第一控制信号，并将所述第一控制信号发送至所述选择单元
。3.
根据权利要求2所述的半导体存储器，其特征在于，所述比较单元用于在所述目标感应放大器的读出位线电压大于所述互补读出位线电压时，输出第一电平信号，以及在所述目标感应放大器的读出位线电压小于所述互补读出位线电压时，输出第二电平信号，所述第一电平信号小于所述第二电平信号
。4.
根据权利要求3所述的半导体存储器，其特征在于，所述比较单元包括：运算放大器，其控制端作为所述比较单元的控制端，耦合第一使能信号，其同相输入端作为所述比较单元的第一端，耦合所述目标感应放大器的读出位线，其反向输入端作为所述比较单元的第二端，耦合所述目标感应放大器的互补读出位线，其输出端耦合所述选择单元，用于根据比较结果生成第一控制信号，并将所述第一控制信号发送至所述选择单元
。5.
根据权利要求1‑4中任意一项所述的半导体存储器，其特征在于，每个所述感应放大器包括：第一
P
型晶体管，其源极耦合第一电源端；第二
P
型晶体管，其源极耦合所述第一
P
型晶体管的源极，其栅极耦合所述第一
P
型晶体管的漏极，其漏极耦合所述第一
P
型晶体管的栅极；第一
N
型晶体管，其漏极耦合所述第一
P
型晶体管的漏极，其源极耦合第三电源端，其栅极耦合位线；第二
N
型晶体管，其漏极耦合所述第二
P
型晶体管的漏极，其源极耦合所述第一
N
型晶体管的源极，其栅极耦合互补位线；每个所述感应放大器的体偏置模块包括：锁存模块，其控制端耦合第二使能信号，其第一端耦合所述体偏置发生模块，用于将所述第一控制信号转换为第二控制信号，所述第一控制信号的电平不同于所述第二控制信号的电平；体端电位偏置模块，其第一端耦合所述锁存模块的第二端，其第二端耦合所述锁存模块的第三端，其第三端耦合所述第一
P
型晶体管的体端和
/
或所述第二
P
型晶体管的体端，用于在所述第一控制信号和所述第二控制信号的作用下调节所述第一
P
型晶体管的体端电压
和
/
或所述第二
P
型晶体管的体端电压，补偿所述第二
N
型晶体管和所述第一
N
型晶体管之间阈值电压的差异
。6.
根据权利要求5所述的半导体存储器，其特征在于，所述体端电位偏置模块包括：第一体端电位偏置模块，其第一端作为所述体端电位偏置模块的第一端，其第二端作为所述体端电位偏置模块的第二端，其第三端作为所述体端电位偏置模块的第三端，耦合所述第一
P
型晶体管的体端，用于调节所述第一
P
型晶体管的体端电压
。7.
根据权利要求6所述的半导体存储器，其特征在于，所述体端电位偏置模块包括：第二体端电位偏置模块，其第一端耦合所述第一体端电位偏置模块的第一端，其第二端耦合所述第一体端电位偏置模块的第二端，其第三端作为所述体端电位偏置模块的第三端，耦合所述第二
P
型晶体管的体端电压，用于调节所述第二
P
型晶体管的体端电压
。8.
根据权利要求7所述的半导体存储器，其特征在于，所述第一体端电位偏置模块包括：第一晶体管，其栅极作为所述第一体端电位偏置模块的第二端，其源极耦合第一电源端，其漏极作为所述第一体端电位偏置模块的第三端，耦合所述第一
P
型晶体管的体端；第二晶体管，其栅极作为所述第一体端电位偏置模块的第一端，其源极耦合第二电源端，其漏极耦合所述第一晶体管的漏极
。9.
根据权利要求8所述的半导体存储器，其特征在于，所述第二体端电位偏置模块包括：第三晶体管，其栅极作为所述第二体端电位偏置模块的第二端，耦合所述第一晶体管的栅极，其源极耦合第二电源端，其漏极作为所述第二体端电位偏置模块的第三端，耦合所述第二
P
型晶体管的体端...

【专利技术属性】
技术研发人员：周润发，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：