半导体器件及其制作方法技术

本发明专利技术公开了半导体器件及其制作方法包括衬底

【技术实现步骤摘要】
半导体器件及其制作方法


[0001]本专利技术总体上涉及一种半导体器件及其制作方法，更具体地，涉及一种包括有源结构以及浅沟渠隔离的半导体存储器件及其制作方法
。

技术介绍

[0002]随着半导体装置微小化以及集成电路的复杂化，组件的尺寸不断地减小，结构亦不断地变化，因此，维持小尺寸半导体组件的效能为目前业界的主要目标
。
在半导体制作工艺中，多半是在衬底上定义出多个有源区域作为基础，再于所述有源区域上形成所需组件
。
一般来说，有源区域为利用光刻及蚀刻等制作工艺在衬底上所形成多个图案，但在尺寸微缩的要求下，有源区域的宽度逐渐缩减，而各个有源区域之间的间距也渐缩小，使得其制作工艺也面临许多限制与挑战，以至于无法满足产品需求
。

技术实现思路

[0003]本专利技术之一目的在于提供一种半导体器件及其制作方法，系在衬底内形成包括复合结构的浅沟渠隔离，使得同样形成在衬底内的埋藏式字线同时与所述浅沟渠隔离的所述复合结构交错，避免所述埋藏式字线产生显着的阶梯高度差
。
在此设置下，本专利技术的半导体器件及其制作方法得以改善所述埋藏式字线的结构，避免衍生结构瑕疵，进而提升所述半导体器件的操作表现
。
[0004]为达上述目的，本专利技术之一实施例提供一种半导体器件包括衬底
、
多个有源区
、
浅沟槽隔离以及多条字线
。
所述有源区设置在所述衬底中，所述有源区彼此间隔并且沿着第一方向排列r/>。
所述浅沟槽隔离设置在所述衬底中，围绕所述有源区
。
所述浅沟槽隔离包括第一绝缘层及多个第二绝缘层，所述第一绝缘层物理性接触各所述有源区并环绕所述第二绝缘层，各所述第二绝缘层包括在所述第一方向上的两侧边
。
所述字线设置在所述衬底内，所述字线相互分隔地沿着第二方向延伸并与所述有源区及所述浅沟槽隔离交错，所述第二方向相交且不垂直于所述第一方向
。
其中，所述字线包括至少一条第一字线，所述至少一条第一字线穿过所述有源区的端部，并暴露出邻近所述端部的所述第二绝缘层的所述侧边
。
[0005]为达上述目的，本专利技术之一实施例提供一种半导体器件包括衬底
、
多个有源区
、
多个浅沟槽隔离以及多条字线
。
所述有源区设置在所述衬底中
。
所述浅沟槽隔离设置在所述衬底中
。
各所述浅沟槽隔离包括依序堆叠的第一绝缘层及第二绝缘层，所述第一绝缘层物理性接触所述有源区的
。
所述字线相互分隔地设置在所述衬底内并分别与所述有源区或所述浅沟槽隔离重叠
。
其中，所述字线包括至少一条第一字线，至少部分的所述第二绝缘层位在所述至少一条第一字线一侧的侧壁与所述第一绝缘层之间
。
[0006]为达上述目的，本专利技术之一实施例提供一种半导体器件的制作工艺包括以下步骤
。
提供衬底，在所述衬底中形成多个有源区
。
在所述衬底中形成多个浅沟槽隔离，围绕所述有源区
。
各所述浅沟槽隔离包括依序堆叠的第一绝缘层及第二绝缘层，所述第一绝缘层物理性接触所述有源区
。
在所述衬底内形成多条字线，所述字线相互分隔地形成在所述衬
底内并分别与所述有源区或所述浅沟槽隔离重叠
。
所述字线包括至少一条第一字线，其中，至少部分的所述第二绝缘层位在所述至少一条第一字线的一侧侧壁与所述第一绝缘层之间
。
附图说明
[0007]所附图示提供对于本专利技术实施例的更深入的了解，并纳入此说明书成为其中一部分
。
这些图示与描述，用来说明一些实施例的原理
。
需注意的是所有图示均为示意图，以说明和制图方便为目的，相对尺寸及比例都经过调整
。
相同的符号在不同的实施例中代表相对应或类似的特征
。
[0008]图1至图2绘示本专利技术第一实施例中半导体器件的示意图，其中：
[0009]图1为本专利技术的半导体器件的俯视示意图；以及
[0010]图2为图1沿切线
A
‑
A
’
及切线
B
‑
B
’
的剖面示意图
。
[0011]图3为本专利技术另一实施例中半导体器件的剖面示意图
。
[0012]图4为本专利技术再一实施例中半导体器件的剖面示意图
。
[0013]图5至图6绘示本专利技术第二实施例中半导体器件的示意图，其中：
[0014]图5为本专利技术的半导体器件的俯视示意图；以及
[0015]图6为图5沿切线
A
‑
A
’
的剖面示意图
。
[0016]图7至图8绘示本专利技术第三实施例中半导体器件的示意图，其中：
[0017]图7为本专利技术的半导体器件的俯视示意图；以及
[0018]图8为图7沿切线
A
‑
A
’
的剖面示意图
。
[0019]其中，附图标记说明如下：
[0020][0021]具体实施方式
[0022]请先参照图1至图2，所绘示者为本专利技术第一实施例中半导体器件
100
的示意图
。
由图1所示的俯视图来看，半导体器件
100
包括衬底
110、
多个有源区
132、
浅沟槽隔离
(shallow trench isolation,STI)120
以及多条字线
(word lines,WLs)140。
衬底
110
例如是硅衬底
、
含硅衬底
(
如
SiC、SiGe)
或绝缘体上硅衬底
(silicon
‑
on
‑
insulator substrate)
或其他合适的材料所构成的衬底等，但不以此为限
。
各有源区
132
设置在衬底
110
中，彼此间隔并且沿着第一方向
D1
排列，并且，各有源区
132
在第一方向
D1
具有长度
S1。
浅沟槽隔离
120
同样设置在衬底
110
中，围绕有源区
132。
浅沟槽隔离
120
细部包括第一绝缘层
122
及多个第二绝缘层
124
，其中，第一绝缘层
122
例如包括氧化硅
、
氮氧化硅等绝缘材料，该第一绝缘层
122
物理性接触各有源本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种半导体器件，其特征在于包括：衬底；多个有源区，设置在所述衬底中，所述有源区彼此间隔并且沿着第一方向排列；浅沟槽隔离，设置在所述衬底中，围绕所述有源区，所述浅沟槽隔离包括第一绝缘层及多个第二绝缘层，所述第一绝缘层物理性接触各所述有源区并环绕所述第二绝缘层，各所述第二绝缘层包括在所述第一方向上的两侧边；以及多条字线，设置在所述衬底内，所述字线相互分隔地沿着第二方向延伸并与所述有源区及所述浅沟槽隔离交错，所述第二方向相交且不垂直于所述第一方向，其中，所述字线包括至少一条第一字线，所述至少一条第一字线穿过所述有源区的端部，并部分暴露出邻近所述端部的所述第二绝缘层的所述侧边
。2.
根据权利要求1所述的半导体器件，其特征在于，所述至少一条第一字线完全暴露出邻近所述端部的所述第二绝缘层的两个所述侧边
。3.
根据权利要求2所述的半导体器件，其特征在于，所述至少一条第一字线切齐邻近所述端部的所述第二绝缘层在所述第二方向上的另一侧边
。4.
根据权利要求2所述的半导体器件，其特征在于，所述至少一条第一字线完全暴露出邻近所述端部的所述第二绝缘层在所述第二方向上的另一侧边
。5.
根据权利要求1所述的半导体器件，其特征在于，所述字线还包括多条第二字线，各所述第二字线完全重叠所述第二绝缘层的两个所述侧边
。6.
根据权利要求1所述的半导体器件，其特征在于，还包括：有源边界，设置在所述衬底中，设置在所有的所述有源区外侧；以及所述字线还包括部分重叠所述有源边界的第三字线
。7.
根据权利要求6所述的半导体器件，其特征在于，所述第三字线不重叠任何的所述第二绝缘层
。8.
一种半导体器件，其特征在于包括：衬底；多个有源区，设置在所述衬底中；多个浅沟槽隔离，设置在所述衬底中，各所述浅沟槽隔离包括依序堆叠的第一绝缘层及第二绝缘层，所述第一绝缘层物理性接触所述有源区；以及多条字线，相互分隔地设置在所述衬底内并分别与所述有源区或所述浅沟槽隔离重叠，其中，所述字线包括至少一条第一字线，至少部分的所述第二绝缘层位在所述至少一条第一字线一侧的侧壁与所述第一绝缘层之间
。9.
根据权利要求8所述的半导体器件，其特征在于，所述至少一条第一字线部分重叠所述第二绝缘层及所述第一绝缘层
。10.
根据权利要求9所述的半导体器件，其特征在于，所述第二绝缘层物理性接触所述至少一条第一字线的所述侧...

【专利技术属性】
技术研发人员：张钦福，
申请(专利权)人：福建省晋华集成电路有限公司，
类型：发明
国别省市：