测试方法技术

本申请实施例提供了一种测试方法

【技术实现步骤摘要】
测试方法、装置、测试设备


[0001]本申请涉及测试
，具体而言，本申请涉及一种测试方法
、
装置及测试设备
。

技术介绍

[0002]测试时，测试设备主要的一个功能就是基于多个通道同时进行芯片测试
。
随着半导体芯片测试产业的发展，测试芯片的规模越来越大，越来越复杂
。
通常有几十甚至上百颗芯片同时测试，进行芯片测试时要求几百甚至上千颗芯片同时进行测试并且测试时间要求越来越短
。
[0003]现有技术在进行芯片测试时由于测试数据传输和测试结果的汇总不集中，传输不同步，导致现有技术在进行多芯片测试时芯片测试时间长，测试效率低的问题
。

技术实现思路

[0004]本申请各实施例提供了一种测试方法
、
装置及测试设备，可以解决相关技术中存在的在进行多芯片测试时芯片测试时间长，测试效率低的问题
。
所述技术方案如下：
[0005]根据本申请实施例的一个方面，一种测试方法，其特征在于，应用于测试设备，所述测试设备包括背板
、
与所述背板连接的接口板和数字板
、
设置于所述接口板的第一协处理器
、
以及设置于所述数字板的多个第二协处理器和多个数字通道控制器，所述方法包括：所述第一协处理器获取至少一个测试指令；所述测试指令用于测试待测芯片的管脚；所述管脚与受控于数字通道控制器的数字通道信号连接；所述第一协处理器通过所述第二协处理器将各所述测试指令分别发送至与所述管脚相关联的数字通道控制器；所述数字通道控制器执行所述测试指令对所述管脚进行测试
。
[0006]根据本申请实施例的一个方面，一种测试装置，其特征在于，应用于测试设备，所述测试设备包括背板
、
与所述背板连接的接口板和数字板
、
设置于所述接口板的第一协处理器
、
以及设置于所述数字板的多个第二协处理器和多个数字通道控制器，所述装置包括：
[0007]指令获取模块，用于所述第一协处理器获取至少一个测试指令；所述测试指令用于测试待测芯片的管脚；所述管脚与受控于数字通道控制器的数字通道信号连接；
[0008]指令分发模块，用于所述第一协处理器通过所述第二协处理器将各所述测试指令分别发送至与所述管脚相关联的数字通道控制器；
[0009]测试模块，用于所述数字通道控制器执行所述测试指令对所述管脚进行测试
。
[0010]在一示例性实施例中，所述指令分发模块，包括：
[0011]通道确认单元，用于所述第一协处理器根据各所述测试指令分别确定与所述管脚信号连接的数字通道；
[0012]指令发送单元，用于基于所确定的数字通道，将各所述测试指令并行发送至对应的第二协处理器；所述第二协处理器所连接的数字通道控制器用于控制所确定的数字通道；
[0013]复制单元，用于所述第二协处理器将接收到的所述测试指令进行复制，并通过广播方式发送至与所述第二协处理器连接的数字通道控制器
。
[0014]在一示例性实施例中，所述测试设备还包括多个相互级联的集线器；各所述集线器用于在上位机和各数字通道控制器之间进行数据传输；；所述装置还包括：
[0015]初始化模块，用于基于所述集线器，各所述数字通道控制器在离线模式下获取测试向量，使得各所述数字通道控制器，基于所述测试向量进行初始化
。
[0016]在一示例性实施例中，所述装置还包括：
[0017]检测模块，用于所述第二协处理器基于接收到的所述执行状态，检测其所连接的各所述数字通道控制器是否均测试成功；
[0018]第一状态发送模块，用于若为是，则所述第二协处理器向所连接的第一协处理器发送测试成功的执行状态；否则，所述第二协处理器向所连接的第一协处理器发送测试失败的执行状态；
[0019]第二状态发送模块，用于所述第一协处理器基于接收到的所述执行状态，若接收到的执行状态均为测试成功，则所述第一协处理器输出执行状态为测试成功；否则通知上位机进行告警或中止测试
。
[0020]在一示例性实施例中，所述装置还包括：
[0021]数据获取模块，用于所述第一协处理器通过第二协处理器获取所述数字通道控制器执行所述测试指令获得的测试结果
。
[0022]在一示例性实施例中，所述数据获取模块包括：
[0023]量测单元，用于所述数字通道控制器获得执行所述测试指令产生的量测数据，并将所述量测数据发送至其连接的第二协处理器；
[0024]封装单元，用于所述第二协处理器将各所述数字通道控制器发送的所述量测数据进行封装为数据包，并发送给第一协处理器；
[0025]输出单元，用于第一协处理器将各所述第二协处理器上报的所述数据包封装为所述测试结果并上报给上位机
。
[0026]在一示例性实施例中，所述封装单元包括：
[0027]数据获取子单元，用于所述第二协处理器获取所述数字通道控制器执行所述测试指令过程产生的所述量测数据；
[0028]包重组子单元，用于所述第二协处理器为各所述数字通道控制器上报的量测数据分别添加对应的包头，并以各所述数字通道控制器上报的量测数据作为载荷，得到各所述数字通道控制器对应的子数据包；
[0029]合并子单元，用于通过包重组操作，将多个子数据包合并为所述数据包
。
[0030]根据本申请的一个方面，一种测试设备，其特征在于，通过执行如上所述的测试方法，实现对至少一个待测试对象的测试
。
根据本申请的一个方面，其特征在于，所述测试设备还包括多个集线器，所述集线器用于连接上位机和各数字通道控制器，通过所述集线器在所述上位机和各数字通道控制器之间进行数据传输
。
[0031]本申请提供的技术方案带来的有益效果是：
[0032]在上述技术方案中，芯片的测试由测试设备完成，测试设备包括背板
、
与背板连接的接口板和数字板，第一协处理器和第二协处理器分别设置于接口板和数字板，芯片的测
试过程中，所述第一协处理器获取至少一个测试指令；所述测试指令用于测试待测芯片的管脚；所述管脚与受控于数字通道控制器的数字通道信号连接；所述第一协处理器通过所述第二协处理器将各所述测试指令分别发送至与所述管脚相关联的数字通道控制器；所述数字通道控制器执行所述测试指令对所述管脚进行测试
。
本申请通过两级协处理器对测试过程进行同步控制，实现并行测试，可以降低测试时延，提高芯片测试效率
。
附图说明
[0033]为了更清楚地说明本申请实施例中的技术方案，下面将对本申请实施例描述中所需要使用的附图作简单地介绍
。
[0034]图1是根据本申请所涉及的实施环境的示意图；
[0035]图2是根据一示例性实施例示出的一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种测试方法，其特征在于，应用于测试设备，所述测试设备包括背板
、
与所述背板连接的接口板和数字板
、
设置于所述接口板的第一协处理器
、
以及设置于所述数字板的多个第二协处理器和多个数字通道控制器，所述方法包括：所述第一协处理器获取至少一个测试指令；所述测试指令用于测试待测芯片的管脚；所述管脚与受控于数字通道控制器的数字通道信号连接；所述第一协处理器通过所述第二协处理器将各所述测试指令分别发送至与所述管脚相关联的数字通道控制器；所述数字通道控制器执行所述测试指令对所述管脚进行测试
。2.
如权利要求1所述的方法，其特征在于，所述第一协处理器通过所述第二协处理器将各所述测试指令分别发送至与所述管脚相关联的数字通道控制器，包括：所述第一协处理器根据各所述测试指令分别确定与所述管脚信号连接的数字通道；基于所确定的数字通道，将各所述测试指令并行发送至对应的第二协处理器；所述第二协处理器所连接的数字通道控制器用于控制所确定的数字通道；所述第二协处理器将接收到的所述测试指令进行复制，并通过广播方式发送至与所述第二协处理器连接的数字通道控制器
。3.
如权利要求1所述的方法，其特征在于，所述测试设备还包括多个相互级联的集线器；各所述集线器用于在上位机和各数字通道控制器之间进行数据传输；所述数字通道控制器执行所述测试指令对所述管脚进行测试之前，所述方法还包括：基于所述集线器，各所述数字通道控制器在离线模式下获取测试向量，使得各所述数字通道控制器基于所述测试向量进行初始化
。4.
如权利要求1所述的方法，其特征在于，所述数字通道控制器执行所述测试指令对所述管脚进行测试之后，所述方法还包括：所述数字通道控制器获得执行所述测试指令产生的执行状态，并将所述执行状态发送至与其连接的第二协处理器，所述执行状态包括测试成功和测试失败；所述第二协处理器基于接收到的所述执行状态，检测其所连接的各所述数字通道控制器是否均测试成功；若为是，则所述第二协处理器向所连接的第一协处理器发送测试成功的执行状态；否则，所述第二协处理器向所连接的第一协处理器发送测试失败的执行状态；所述第一协处理器基于接收到的所述执行状态，若接收到的执行状态均为测试成功，则所述第一协处理器输出执行状态为测试成功；否则通知上位机进行告警或中止测试
。5.
如权利要求1所述的方法，其特征在于，所述数字通道控制器执行所述测试指令对所述管脚进...

【专利技术属性】
技术研发人员：许应，马雪振，刘恒甫，黄俊锋，
申请(专利权)人：深圳市辰卓科技有限公司，
类型：发明
国别省市：