用于三维集成的直接键合互连结构及制造方法技术

本发明专利技术提供一种用于三维集成的直接键合互连结构及制造方法

【技术实现步骤摘要】
用于三维集成的直接键合互连结构及制造方法、键合方法


[0001]本申请涉及微电子
和半导体
，具体涉及一种用于三维集成的直接键合互连结构及制造方法
、
键合方法
。

技术介绍

[0002]2003
年，
Ziptronix
公司开发出了一种新型的基于氧化硅与氧化硅
、
金属与金属的直接键合互连技术
(direct bond interconnect
，简称
DBI)。DBI
利用
SiO2间氢键实现室温下的预键合，再利用铜和
SiO2的热膨胀系数的不同，通过
400℃
以上的高温退火实现铜与铜之间的键合互连
。DBI
技术的预键合在室温下进行而且互连的结构不需要制备高于介质层的凸点，是一种无凸点
(bumpless)
的互连结构
。
[0003]近年来，随着化学机械抛光
(chemical mechanical polishing,
，简称
CMP)
等三维集成辅助技术及材料的发展，
DBI
技术逐步被产业界和学术界应用于三维集成的片间互连，例如背照式
CMOS
图像传感器通过
DBI
技术将其与图像信号处理器连接到一起；长江存储的
Xtacking
技术采用
DBI
技术实现
CMOS
外围电路晶圆与r/>NAND
存储阵列晶圆的连接；紫光国芯公司在
2020
年实现了基于铜
‑
铜
DBI
技术的异质集成嵌入式
LPDDR4/LPDDR4X DRAM
，进而实现了从逻辑电路到存储阵列之间每
Gbit
高达
34GB/s
的带宽和
0.88pJ/bit
的能效；此外，
TSMC
的系统整合芯片
(system on integrated chips
，简称
SoIC)
技术也被认为是采用了
DBI
的互连技术，应用于
20Tbps
以上的存储带宽，可支持高性能计算
(high performance computing,HPC)、
人工智能
(artificial intelligence,AI)
和
5G(5th
‑
generation)
通讯技术等微系统领域
。
[0004]目前
DBI
技术的难点主要集中在：
1)
提高晶圆级键合产品的良率
(yield)
；
2)DBI
互连之前的
CMP
工艺中焊盘表面凹陷
(recess)
的控制
、
表面预处理
(Pre
‑
treatment)
技术的选择和优化；
3)DBI
预键合之后需要大于
400℃
的高温退火；
4)
键合时由未对准带来的键合介质层界面的缝隙的存在
、
键合金属层界面的微孔洞以及焊盘与介质层接触界面的互扩散等
。
这一系列的可靠性问题都是
DBI
技术未来应用于三维集成量产前需要解决的关键问题，也是目前三维集成研究的热点问题
。

技术实现思路

[0005]为了解决传统
DBI
技术存在的退火温度高及
CMP
工艺后焊盘表面仍欠平整的问题，本申请提供一种用于三维集成的直接键合互连结构，包括第一芯片及第二芯片，所述第一芯片及第二芯片分别包括：
[0006]一衬底；
[0007]键合介质层，生长于所述衬底上；
[0008]金属布线层，沉积于所述键合介质上；
[0009]焊球下金属层，沉积于所述金属布线层上；
[0010]微凸点，形成于所述焊球下金属层上；所述微凸点表面形成有金属纳米颗粒；所述
第一芯片与所述第二芯片通过微凸点表面的金属纳米颗粒实现键合互连
。
[0011]在一实施例中，所述金属纳米颗粒是采用物理气相沉积法或者脉冲激光沉积法制备得到的
。
[0012]在一实施例中，所述衬底为半导体材料
。
[0013]在一实施例中，所述键合介质层为
SiO2、SiO2与
SiCN
的组合介质或
SiO2与
SiN
的组合介质
。
[0014]在一实施例中，所述金属布线层包括金属铜布线层或金属铝布线层
。
[0015]在一实施例中，所述微凸点包括
Ti
或者
TiW/Cu+Cu。
[0016]本申请还提供一种用于制作本申请提供的直接键合互连结构第一芯片及第二芯片的方法，该方法包括：
[0017]在衬底表面生长第一键合介质层；
[0018]在所述第一键合介质层表面沉积金属布线层，并通过光刻工艺进行布线层图形转移；
[0019]沉积第二键合介质层，以将所述金属布线层完全覆盖；
[0020]刻蚀所述第二键合介质层形成凹槽，使所述金属布线层的部分表面暴露；
[0021]在所述凹槽内沉积焊球下金属层，并在所述焊球下金属层上电镀微凸点，使所述微凸点的表面与所述第二键合介质层表面齐平；
[0022]在所述微凸点以及所述第二键合介质层表面制备金属纳米颗粒；
[0023]采用剥离工艺将所述第二键合介质层表面的金属纳米颗粒剥离；其中，所述第一芯片与所述第二芯片通过微凸点表面的金属纳米颗粒实现键合互连
。
[0024]在一实施例中，所述在所述微凸点以及所述第二键合介质层表面制备金属纳米颗粒，包括：
[0025]采用物理气相沉积法或者脉冲激光沉积法在所述微凸点以及所述第二键合介质层表面制备所述金属纳米颗粒
。
[0026]在一实施例中，所述在衬底表面生长第一键合介质层，包括：
[0027]在所述衬底表面生长一
SiO2介质层；
[0028]在所述
SiO2介质层上生长一
SiCN
介质层或者
SiN
介质层
。
[0029]本申请还提供一种用于三维集成的直接键合互连结构的键合方法，适用于具有本申请提供的任一用于三维集成的直接键合互连结构的第一芯片和第二芯片，包括：
[0030]将所述第一芯片和所述第二芯片上用于三维集成的直接键合互连结构的金属纳米颗粒层进行对准；
[0031]对对准后的所述第一芯片和所述第二芯片进行预键合处理；
...

【技术保护点】

【技术特征摘要】
1.
一种用于三维集成的直接键合互连结构，包括第一芯片及第二芯片，其特征在于，所述第一芯片及第二芯片分别包括：一衬底；键合介质层，生长于所述衬底上；金属布线层，沉积于所述键合介质上；焊球下金属层，沉积于所述金属布线层上；微凸点，形成于所述焊球下金属层上；所述微凸点表面形成有金属纳米颗粒；所述第一芯片与所述第二芯片通过微凸点表面的金属纳米颗粒实现键合互连
。2.
根据权利要求1所述的用于三维集成的直接键合互连结构，其特征在于，所述金属纳米颗粒是采用物理气相沉积法或者脉冲激光沉积法制备得到的
。3.
根据权利要求1所述的用于三维集成的直接键合互连结构，其特征在于，所述衬底为半导体材料
。4.
根据权利要求1所述的用于三维集成的直接键合互连结构，其特征在于，所述键合介质层为
SiO2、SiO2与
SiCN
的组合介质或
SiO2与
SiN
的组合介质
。5.
根据权利要求1所述的用于三维集成的直接键合互连结构，其特征在于，所述金属布线层包括金属铜布线层或金属铝布线层
。6.
根据权利要求1所述的用于三维集成的直接键合互连结构，其特征在于，所述微凸点包括
Ti
或者
TiW/Cu+Cu。7.
一种用于制作权利要求1所述的直接键合互连结构的第一芯片及第二芯片的方法，其特征在于，包括：在衬底表面生长第一键合介质层；在所...

【专利技术属性】
技术研发人员：方君鹏，王谦，蔡坚，郑凯，周亦康，
申请(专利权)人：北方集成电路技术创新中心北京有限公司，
类型：发明
国别省市：