一种具有沟槽栅的制造技术

本发明专利技术提供一种具有沟槽栅的

【技术实现步骤摘要】
一种具有沟槽栅的LDMOS及制备方法


[0001]本专利技术涉及半导体
，具体涉及一种具有沟槽栅的
LDMOS
及制备方法
。

技术介绍

[0002]DMOS
为双扩散金属氧化物半导体场效应管，主要有两种类型，分别是
VDMOS
和
LDMOS。
作为高压功率器件，
LDMOS
以其高耐压
、
高跨导和高增益等优点，广泛应用于射频功率集成电路中
。LDMOS
器件是由成百上千的单一结构的
LDMOS
单元所组成
。LDMOS
器件的一个重要参数是击穿电压
。
功率半导体器件优选能够在接近半导体理论击穿电压的高压下操作的器件，在集成有高压的晶体管的漏极或源极中，漏极和源极与半导体衬底之间的穿通电压以及漏极和源极与阱或衬底之间的击穿电压必须大于工作电压
。
[0003]LDMOS (
横向扩散金属氧化物半导体
)
以其高功率增益
、
高效率及低成本等优点，被广泛应用于移动通信基站
、
雷达
、
导航等领域
。
射频大功率 LDMOS
由于具有高性价比，已成为手机基站射频放大器的首选器件
。
随着
IC
集成度的提高及器件特征尺寸的减小，栅氧化层的厚度越来越薄，其栅的耐压能力显著下降，
LDMOS
的击穿电压是
LDMOS
器件一个重要的参数，同时也是
LDMOS
器件可靠性的一个重要方面
。
虽然
LDMOS
存在较低掺杂的漂移区，使其与其他
MOS
器件相比具有较高的击穿电压，但是随着社会对高压大功率的发展需要，为了能够满足高频高压的工作需要，必须要采取措施以提高
LDMOS
的击穿电压
。
目前，利用器件结构上的改进，进而提高
LDMOS
击穿电压的方法主要有：
RESURF
技术
、
漂移区变掺杂
、
加电阻场极板
、
内场限环等技术
。RESURF
技术无需增加额外的工艺，但须对衬底掺杂浓度
、N
阱掺杂浓度和
N
阱的厚度以及区域进行控制，精确度要求较高
。
漂移区变掺杂技术和加电阻场极板工艺步骤较复杂，不利于电路的集成
。
内场限环技术需受到漂移区宽度及深度的限制，一般适用于漂移区较深且浓度较高的
LDMOS
器件中
。

技术实现思路

[0004]本专利技术的目的是提供一种具有沟槽栅的
LDMOS
及制备方法，该
LDMOS
提出一种阶梯状的栅极结构，在沟槽栅极的每个拐角处都引入了新的电场尖峰，能够有效调制电场并耗尽漂移区，防止
LDMOS
器件在表面击穿，提高
LDMOS
的耐压能力
。
一种具有沟槽栅的
LDMOS
，包括：沟槽栅极所述沟槽栅极包括：多晶硅和栅极氧化层；所述多晶硅包括
LDMOS
的上表面向衬底延伸的第一延伸部和从第一延伸部的第一端部向第一方向延伸的第二延伸部；所述第二延伸部远离第一延伸部的端部为阶梯状；所述多晶硅位于沟槽中并被所述栅极氧化层包覆；所述沟槽开设于漂移层上层并与体区和漂移层邻接；所述栅极氧化层贴附于所述沟槽的壁面和多晶硅表面
。
[0005]优选地，还包括：
N
柱；
所述
N
柱贴附于所述沟槽的侧壁并与
N+
区和体区邻接
。
[0006]优选地，还包括：体区；所述体区包括位于
N+
区
、P+
区与漂移层之间的第一延伸部和位于沟槽底面与漂移层之间的第二延伸部；所述第一延伸部与所述
N+
区
、P+
区和漂移层邻接；所述第二延伸部与所述沟槽底面和所述漂移层邻接
。
[0007]优选地，所述
N
柱的掺杂浓度为
10
17
cm
‑3。
[0008]优选地，所述
N
柱的厚度为
0.5um。
[0009]优选地，所述体区的掺杂浓度为
10
17
cm
‑3。
[0010]优选地，所述多晶硅的第二延伸部远离第一延伸部的端部包括2至5个凸起
。
[0011]优选地，还包括：源极
、
漏极
、
栅极
、
衬底
、
漂移层
、N+
区
、P+
区和体区；所述漏极位于所述衬底下方；所述衬底位于所述漂移层下方；所述漂移层位于所述
N+
区和所述
P+
区下方；所述
N+
区和所述
P+
区位于所述源极下方；所述栅极嵌入漂移层中
。
[0012]一种具有沟槽栅的
LDMOS
制备方法，包括：在漂移层上层离子注入形成体区
、P+
区和
N+
区；蚀刻所述体区和所述漂移层的上层形成沟槽；在所述沟槽壁面沉积栅极氧化层；蚀刻所述栅极氧化层；在所述栅极氧化层上方沉积多晶硅；蚀刻所述多晶硅；在所述多晶硅上方再次沉积所述栅极氧化层后沉积金属电极
。
[0013]优选地，所述蚀刻所述体区和漂移层的上层形成沟槽之后，还包括：在沟槽壁面离子注入形成
N
柱
。
[0014]本专利技术将传统栅极结构改为阶梯状，阶梯状的栅极每个凸起都能够引入新的电场尖峰，从而有效调制电场，避免了
LDMOS
出现过强的电场尖峰，能够防止
LDMOS
的表面被击穿，还能够耗尽漂移区，显著提高了
LDMOS
的耐压性能，本专利技术还在体区引入了高掺杂浓度的
N
柱用于降低导通电阻，因为高掺杂浓度的
N
柱能够产生电子积累效应从而降低导通电阻，并且将体区设计为半包结构，因为栅极沟槽底部拐角处易出现电场集中导致栅极氧化层被击穿的现象，半包结构的体区能够将栅极沟槽底部拐角处的栅极氧化层保护起来，从而提高
LDMOS
的可靠性与稳定性
。
附图说明
[0015]此处的附图被并入说明书中并构成本说明书的一部分，标示出了符合本专利技术的实施例，并与说明书一起用于解释本专利技术的原理
。
为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种具有沟槽栅的
LDMOS
，其特征在于，包括：沟槽栅极所述沟槽栅极包括：多晶硅和栅极氧化层；所述多晶硅包括
LDMOS
的上表面向衬底延伸的第一延伸部和从第一延伸部的第一端部向第一方向延伸的第二延伸部；所述第二延伸部远离第一延伸部的端部为阶梯状；所述多晶硅位于沟槽中并被所述栅极氧化层包覆；所述沟槽开设于漂移层上层并与体区和漂移层邻接；所述栅极氧化层贴附于所述沟槽的壁面和多晶硅表面
。2.
根据权利要求1所述的一种具有沟槽栅的
LDMOS
，其特征在于，还包括：
N
柱；所述
N
柱贴附于所述沟槽的侧壁并与
N+
区和体区邻接
。3.
根据权利要求1所述的一种具有沟槽栅的
LDMOS
，其特征在于，还包括：体区；所述体区包括位于
N+
区
、P+
区与漂移层之间的第一延伸部和位于沟槽底面与漂移层之间的第二延伸部；所述第一延伸部与所述
N+
区
、P+
区和漂移层邻接；所述第二延伸部与所述沟槽底面和所述漂移层邻接
。4.
根据权利要求2所述的一种具有沟槽栅的
LDMOS
，其特征在于，所述
N
柱的掺杂浓度为
10
17
cm
‑3。5.
根据权利要求2所述的一种具有沟槽栅的
LDMOS
，其特征在于，所述
N
柱的厚度为
0.5um。6.
根据权利要求3所述的一种具有沟槽...

【专利技术属性】
技术研发人员：张婷，
申请(专利权)人：深圳天狼芯半导体有限公司，
类型：发明
国别省市：