一种行驱动电路及其应用制造技术

本发明专利技术提供了一种行驱动电路及其应用，其中行驱动电路用于驱动像素阵列中的行电路，所述行驱动电路包括：电平移位器，电平移位器接收行选通使能信号，并输出第一控制信号和第二控制信号，其中第一控制信号和行选通使能信号同相，第二控制信号和第一控制信号反相；以及多个信号输出模块，电性连接于电平移位器的输出端和行电路的驱动端，信号输出模块的输入端接收第一控制信号

【技术实现步骤摘要】
一种行驱动电路及其应用


[0001]本专利技术涉及图像传感
，特别涉及一种行驱动电路及其应用
。

技术介绍

[0002]在电子设备中，诸如移动电话
、
相机和计算机中，图像传感器被用来捕获图像
。
而在图像传感器中，像素单元被布置为像素行和像素列
。
其中像素行和像素列对应的行电路以及列电路，能够实现对像素的控制，进行数据读出
、
重置和选择性激活等操作
。
[0003]在驱动行电路时，时序的发生结构较为复杂
。
因此复杂的驱动电路导致图像传感器的集成电路面积和功耗难以控制
。

技术实现思路

[0004]本专利技术的目的在于提供一种行驱动电路及其应用，能够减小集成电路面积并降低器件功耗
。
[0005]为解决上述技术问题，本专利技术是通过以下技术方案实现的：
[0006]本专利技术提供了一种行驱动电路，包括：
[0007]电平移位器，所述电平移位器接收行选通使能信号，并输出第一控制信号和第二控制信号，其中第一控制信号和所述行选通使能信号同相，第二控制信号和所述第一控制信号反相；以及
[0008]多个信号输出模块，电性连接于所述电平移位器的输出端和所述行电路的驱动端，所述信号输出模块的输入端接收所述第一控制信号
、
所述第二控制信号和器件预设信号，且当所述第一控制信号为高电平时，所述信号输出模块的输出信号与所述器件预设信号反相，当所述第一控制信号为低电平时，所述信号输出模块的输出信号为低电平信号
。
[0009]在本专利技术一实施例中，所述行驱动电路包括时序发生模块，所述时序发生模块的输出端电性连接于所述电平移位器和所述信号输出模块，并对所述电平移位器输出所述行选通使能信号和所述器件预设信号
。
[0010]在本专利技术一实施例中，所述电平移位器包括第一电平移位单元，所述第一电平移位单元的输入端电性连接于所述时序发生模块
、
供电端和接地端，且所述第一电平移位单元输出高电平电压和接地电压，其中所述高电平电压大于所述供电端的电压
。
[0011]在本专利技术一实施例中，所述电平移位器包括第二电平移位单元，所述第二电平移位单元的输入端电性连接于所述第一电平移位单元，且所述第二电平移位单元输出所述高电平电压和低电平电压，其中所述低电平电压小于所述接地端的电压
。
[0012]在本专利技术一实施例中，所述信号输出模块包括受控反相单元，所述受控反相单元包括多个晶体管，且多个所述晶体管串联连接
。
[0013]在本专利技术一实施例中，所述信号输出模块包括第一晶体管，所述第一晶体管的驱动端电性连接于所述时序发生模块，并接收所述器件预设信号，所述第一晶体管的第一端电性连接于所述第二电平移位单元的输出端，且所述第一晶体管的第一端设置为所述高电
平电压
。
[0014]在本专利技术一实施例中，所述信号输出模块包括第二晶体管和第三晶体管，所述第二晶体管和所述第三晶体管串联，所述第二晶体管的驱动端和所述第三晶体管的驱动端电性连接于所述第二电平移位单元的输出端，其中所述第二晶体管和所述第三晶体管同时导通或同时截止，且所述第二晶体管和所述第三晶体管的公共端为所述受控反相单元的输出端
。
[0015]在本专利技术一实施例中，所述信号输出模块包括第四晶体管，所述第四晶体管的驱动端电性连接于所述时序发生模块，并接收所述器件预设信号，所述第四晶体管的第一端电性连接于所述第三晶体管的第二端，所述第四晶体管的第二端电性连接于所述第二电平移位单元的输出端，且所述第四晶体管的第二端设置为低电平电压
。
[0016]在本专利技术一实施例中，所述信号输出模块包括调节晶体管，所述调节晶体管的第一端电性连接于所述受控反相单元的输出端，所述调节晶体管的第二端电性连接于所述第二电平移位单元的输出端，且所述调节晶体管的第二端设置为低电平电压，所述调节晶体管的驱动端电性连接于所述第二电平移位单元的输出端，并接收所述第二控制信号
。
[0017]本专利技术提供了一种图像传感器，包括：
[0018]像素阵列，所述像素阵列包括多个像素单元，其中所述像素单元呈行列分布，并形成行电路和列电路；以及
[0019]如上所述的一种行驱动电路，所述行驱动电路电性连接于所述行电路，并驱动所述行电路
。
[0020]如上所述，本专利技术提供了一种行驱动电路，能够驱动任意一条或多条行电路，实现对像素单元的电荷传输
、
复位和选择性激活等操作
。
根据本专利技术提供的行驱动电路及行驱动方法
、
图像传感器，能够对行电路中的多个晶体管发送时序信号，从而控制晶体管的导通或截止，并且本专利技术提供的行驱动电路所占集成电路面积减小，对于结构复杂和高集成度的图像传感器，本专利技术所提供的行驱动电路能节省的集成电路面积也更多，因此本专利技术的器件功耗更小
。
并且，本专利技术所提供的行驱动电路去驱动方法简单，驱动效率高
。
[0021]当然，实施本专利技术的任一产品并不一定需要同时达到以上所述的所有优点
。
附图说明
[0022]为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图
。
[0023]图1为本专利技术一实施例中图像传感器的结构示意图
。
[0024]图2为本专利技术一实施例中像素单元的结构示意图
。
[0025]图3为本专利技术一实施例中信号输出模块的结构示意图
。
[0026]图4为本专利技术一实施例中行驱动电路的结构示意图
。
[0027]图5为本专利技术一实施例中行驱动电路的器件预设信号时序图
。
[0028]图6为本专利技术一实施例中信号输出模块的结构示意图
。
[0029]图7为本专利技术一实施例中行驱动电路的结构示意图
。
[0030]图中：
100、
像素阵列；
101、
像素单元；
200、
列并行读出电路；
300、
行驱动电路；
301、
第一电平移位单元；
302、
第二电平移位单元；
310、
行驱动阵列；
400、
信号输出模块；
401、
第一信号输出模块；
402、
第二信号输出模块；
403、
第三信号输出模块；
410、
受控反相单元；
411、
第一晶体管；
412、
第二晶体管；
413、本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种行驱动电路，其特征在于，用于驱动像素阵列中的行电路，所述行驱动电路包括：电平移位器，所述电平移位器接收行选通使能信号，并输出第一控制信号和第二控制信号，其中所述第一控制信号和所述行选通使能信号同相，所述第二控制信号和所述第一控制信号反相；以及多个信号输出模块，电性连接于所述电平移位器的输出端和所述行电路的驱动端，所述信号输出模块的输入端接收所述第一控制信号
、
所述第二控制信号和器件预设信号，当所述第一控制信号为高电平时，所述信号输出模块的输出信号与所述器件预设信号反相，当所述第一控制信号为低电平时，所述信号输出模块的输出信号为低电平信号
。2.
根据权利要求1所述的一种行驱动电路，其特征在于，所述行驱动电路包括时序发生模块，所述时序发生模块的输出端电性连接于所述电平移位器和所述信号输出模块，并对所述电平移位器输出所述行选通使能信号和所述器件预设信号
。3.
根据权利要求2所述的一种行驱动电路，其特征在于，所述电平移位器包括第一电平移位单元，所述第一电平移位单元的输入端电性连接于所述时序发生模块
、
供电端和接地端，且所述第一电平移位单元输出高电平电压和接地电压，其中所述高电平电压大于所述供电端的电压
。4.
根据权利要求3所述的一种行驱动电路，其特征在于，所述电平移位器包括第二电平移位单元，所述第二电平移位单元的输入端电性连接于所述第一电平移位单元，且所述第二电平移位单元输出所述高电平电压和低电平电压，其中所述低电平电压小于所述接地端的电压
。5.
根据权利要求4所述的一种行驱动电路，其特征在于，所述信号输出模块包括受控反相单元，所述受控反相单元包括多个晶体管，且多个所述晶体管串联连接
。6.
根据权利要求5...

【专利技术属性】
技术研发人员：高庆，黄瑞，
申请(专利权)人：合肥海图微电子有限公司，
类型：发明
国别省市：