半导体器件及其制造方法技术

提供一种半导体器件及其制造方法，该半导体器件包括：有源层，所述有源层竖向地堆叠在衬底之上；字线，所述字线在有源层之上沿与有源层交叉的方向延伸；位线，所述位线共同耦接至有源层的第一侧并且在与衬底垂直的方向上延伸；数据储存元件的储存节点，所述数据储存元件竖向地堆叠在衬底之上，并且分别耦接至有源层的第二侧；以及竖向隔离层，所述竖向隔离层包括设置在位线之间的气隙。层包括设置在位线之间的气隙。层包括设置在位线之间的气隙。

【技术实现步骤摘要】
半导体器件及其制造方法
[0001]相关申请的交叉引用
[0002]本申请要求2022年6月20日提交的申请号为10
‑
2022
‑
0075050的韩国专利申请的优先权，其通过引用整体合并于此。


[0003]本专利技术的各种实施例涉及一种半导体器件，并且更具体地，涉及一种三维结构的半导体器件以及一种用于制造该半导体器件的方法。

技术介绍

[0004]近来，为了应对对大容量且小型化的存储器件的需求，正在提出一种用于提供三维(3D)存储器件的技术，多个存储单元堆叠在该三维存储器件中。

技术实现思路

[0005]本专利技术的实施例针对一种包括高度集成的存储单元的半导体器件以及用于制造该半导体器件的方法。
[0006]根据本专利技术的实施例，一种半导体器件包括：多个导电线，所述多个导电线在衬底之上竖向地定向；以及多个竖向隔离层，所述多个竖向隔离层设置在导电线之间，所述竖向隔离层各自包括竖向地延伸的气隙。
[0007]根据本专利技术的另一个实施例，一种半导体器件包括：有源层，所述有源层竖向地堆叠在衬底之上；字线，所述字线在有源层之上沿与有源层交叉的方向延伸；位线，所述位线共同耦接至有源层的第一侧并且在与衬底垂直的方向上延伸；数据储存元件的储存节点，所述数据储存元件竖向地堆叠在衬底之上，并且分别耦接至有源层的第二侧；以及竖向隔离层，所述竖向隔离层包括设置在位线之间的气隙。
[0008]根据本专利技术的另一个实施例，一种半导体器件包括：下部结构；多个半导体层，所述多个半导体层在与下部结构的表面平行的方向上横向地定向；多个第一导电线，所述多个第一导电线分别耦接至半导体的第一侧端部并且在与下部结构的表面垂直的方向上延伸；第二导电线，所述第二导电线在半导体层之上沿与半导体层交叉的方向横向地延伸；以及隔离层，所述隔离层包括气隙，该气隙在与下部结构的表面垂直的方向上延伸以设置在第一导电线之间。
[0009]根据本专利技术的另一个实施例，一种用于制造半导体器件的方法包括：在衬底之上形成堆叠体，该堆叠体包括第一电介质层、第一牺牲层、半导体层、第二牺牲层、以及第二电介质层；通过对堆叠体的第一区域进行刻蚀以形成多个开口；形成多个竖向隔离层，所述多个竖向隔离层分别填充所述开口并且包括竖向地延伸的牺牲间隔件；以及用气隙代替牺牲间隔件。
[0010]根据本专利技术的另一个实施例，一种半导体器件包括：下部结构；多个电介质柱，所述多个电介质柱在与下部结构的表面垂直的第一方向上延伸并且在与第一方向垂直的横
向方向上沿第二方向彼此间隔开；以及多个导电线，所述多个导电线形成在第二方向上的电介质柱之间的空间中并且在第一方向上竖向地延伸，其中，每个电介质柱包括在第一方向上竖向地延伸的气隙。
[0011]根据本专利技术的另一个实施例，一种用于制造半导体器件的方法包括：在下部结构之上形成堆叠结构；形成多个隔离层，所述多个隔离层竖向地延伸穿过堆叠结构并且包括牺牲材料；用嵌入的气隙代替嵌入的牺牲材料；以及形成位线，所述位线设置在隔离层的嵌入的气隙之间并且从下部结构起竖向地定向。
[0012]根据本专利技术的另一个实施例，一种用于制造半导体器件的方法包括：在下部结构之上形成堆叠结构；通过刻蚀堆叠结构而形成开口；形成多个隔离层，所述多个隔离层填充所述开口并且包括内衬层以及在内衬层之上的牺牲材料；用嵌入的气隙代替牺牲材料；以及形成位线，所述位线设置在隔离层的气隙之间并且从下部结构起竖向地定向。
[0013]根据本专利技术的另一个实施例，一种用于制造半导体器件的方法可以包括：在衬底之上形成多个牺牲层；形成包括牺牲材料的多个竖向隔离层，该多个竖向隔离层竖向地穿过牺牲层以暴露衬底；通过选择性地去除与每个竖向隔离层相邻的牺牲材料来在每个竖向隔离层的相对侧形成相等的气隙；在每对连续的竖向隔离层之间形成竖向导电线；以及用横向导电线代替堆叠体的牺牲层。
[0014]根据本专利技术的另一个实施例，一种用于制造半导体器件的方法可以包括：在衬底之上形成包括多个牺牲层的堆叠体；在堆叠体中形成包括牺牲材料的多个竖向隔离层；通过选择性地去除牺牲材料来在每个竖向隔离层中形成气隙；形成多个竖向导电线，该多个竖向导电线穿过竖向隔离层之间的堆叠体；以及用横向导电线代替堆叠体的牺牲层。牺牲材料可以包括非晶碳。在堆叠体中形成包括牺牲材料的多个竖向隔离层包括：通过刻蚀堆叠体而形成竖向开口；在竖向开口的表面上形成内衬层；在内衬层之上形成非晶碳层；选择性地对非晶碳层进行刻蚀以形成牺牲材料的间隔件；以及在牺牲材料的间隔件之上形成间隙填充层，该间隙填充层填充竖向开口。该方法还包括：在形成间隙填充层之后，使牺牲材料的间隔件的顶部表面和间隙填充层的顶部表面凹陷；以及形成覆盖层，该覆盖层覆盖牺牲材料的凹陷的间隔件的顶部表面和凹陷的间隙填充层的顶部表面。通过选择性地去除牺牲材料来在每个竖向隔离层中形成气隙可以包括：执行等离子体处理以去除牺牲材料。牺牲材料可以包括非晶碳，并且等离子体处理在氧气的气氛中执行。在堆叠体中形成包括牺牲材料的多个竖向隔离层以及通过选择性地去除牺牲材料来在每个竖向隔离层中形成气隙可以包括：通过刻蚀堆叠体而形成竖向开口；在竖向开口的表面上形成内衬层；在内衬层之上形成填充竖向开口的非晶碳层，以形成牺牲材料；以及去除非晶碳层以形成气隙。气隙具有使竖向导电线的侧壁暴露的形状。竖向隔离层还包括内衬层，该内衬层在气隙与竖向导电线之间。
[0015]通过结合附图对本专利技术的具体实施例的详细描述，本领域的技术人员将会更好地理解本专利技术的这些和其他特征和优点。
附图说明
[0016]图1是示出根据本专利技术的实施例的半导体器件的存储单元的简化示意性透视图。
[0017]图2是示出图1所示的存储单元的简化示意性截面图。
[0018]图3是示出根据本专利技术的实施例的半导体器件的简化示意性透视图。
[0019]图4是示出根据本专利技术的另一个实施例的半导体器件的存储单元阵列的简化示意性截面图。
[0020]图5和图6是示出根据本专利技术的其他实施例的半导体器件的简化示意性透视图。
[0021]图7是示出根据本专利技术的另一个实施例的半导体器件的简化示意性平面图。
[0022]图8是沿图7所示的线A
‑
A
′
截取的简化示意性截面图。
[0023]图9是沿图7所示的线B
‑
B
′
截取的简化示意性截面图。
[0024]图10至图21是示出根据本专利技术的另一个实施例的用于制造半导体器件的方法的简化示意性截面图。
[0025]图22是示出根据本专利技术的另一个实施例的半导体器件的简化示意性平面图。
[0026]图23是示出根据本专利技术的另一个实施例的半导体器件的简化示意性截面图。
具体实施方式
[0027]下面将参考附图更详细描述本专利技术的各种实施例。然而，本专利技术可以以不同的形式实施并且不应被解释为限于本文中所阐述的实施本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：多个导电线，所述多个导电线在衬底之上竖向地定向；以及多个竖向隔离层，所述多个竖向隔离层设置在所述导电线之间，所述竖向隔离层各自包括竖向地延伸的气隙。2.如权利要求1所述的半导体器件，其中，每个所述竖向隔离层还包括：间隙填充层，以及所述气隙，所述气隙设置在所述间隙填充层与所述导电线之间。3.如权利要求2所述的半导体器件，其中，所述间隙填充层包括氧化硅。4.如权利要求1所述的半导体器件，其中，所述导电线在与所述气隙平行的方向上竖向地延伸。5.如权利要求1所述的半导体器件，还包括：半导体层，所述半导体层从所述导电线横向地定向；以及数据储存元件，所述数据储存元件包括耦接至所述半导体层的储存节点。6.如权利要求5所述的半导体器件，还包括：横向导电线，所述横向导电线在与所述半导体层交叉的方向上横向地定向。7.一种半导体器件，包括：有源层，所述有源层竖向地堆叠在衬底之上；字线，所述字线在所述有源层之上沿与所述有源层交叉的方向延伸；位线，所述位线共同耦接至所述有源层的第一侧并且在与所述衬底垂直的方向上延伸；数据储存元件的储存节点，所述数据储存元件竖向地堆叠在所述衬底之上，并且分别耦接至所述有源层的第二侧；以及竖向隔离层，所述竖向隔离层包括设置在所述位线之间的气隙。8.如权利要求7所述的半导体器件，其中，每个所述竖向隔离层还包括：间隙填充层，以及所述气隙，所述气隙设置在所述间隙填充层与所述位线之间。9.如权利要求8所述的半导体器件，其中，所述间隙填充层包括氧化硅。10.如权利要求7所述的半导体器件，其中，所述位线在与所述气隙平行的方向上竖向地延伸。11.如权利要求7所述的半导体器件，其中，所述字线包括双字线，所述双字线彼此面对，所述有源层介于所述双字线之间。12.如权利要求7所述的半导体器件，其中，所述数据储存元件的所述储存节点包括筒形储存节点。13.如权利要求7所述的半导体器件，其中，每个所述有源层具有包括沟道突出部的菱形形状。14.一种用于制造半导体器件的方法，包...

【专利技术属性】
技术研发人员：金承焕，姜明辰，闵庚勋，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：