适用于多脚位芯片的脚位检测系统及其方法技术方案

一种适用于多脚位芯片的脚位检测系统及其方法，提供具有检测电路

【技术实现步骤摘要】
适用于多脚位芯片的脚位检测系统及其方法


[0001]一种检测系统及其方法，尤其是指一种提供
JTAG
连接端口
、
检测用芯片与待测试芯片夹具通过检测电路串接以构成
JTAG
链路的芯片检测电路板，检测装置通过
JTAG
控制器对芯片检测电路板的待检测芯片进行脚位检测的适用于多脚位芯片的脚位检测系统及其方法
。

技术介绍

[0002]现有对于复杂的多脚位芯片的检测，除了对芯片的外观
、
锡球氧化
……
等对其进行品质确认之外，更需要对复杂的多脚位芯片进行功能检测，复杂的多脚位芯片进行功能检测一般是使用小批量打样方式以测算良率，现有的检测方式具有检测成本较高
、
检测周期较长以及检测方式复杂不便批量化检测的问题
。
[0003]综上所述，可知现有技术中长期以来一直存在现有对于复杂的多脚位芯片检测具有检测成本较高
、
检测周期较长以及检测方式复杂不便批量化检测的问题，因此有必要提出改进的技术手段，来解决此问题
。

技术实现思路

[0004]有鉴于现有技术存在现有对于复杂的多脚位芯片检测具有检测成本较高
、
检测周期较长以及检测方式复杂不便批量化检测的问题，本专利技术遂公开一种适用于多脚位芯片的脚位检测系统及其方法，其中：
[0005]本专利技术所公开的适用于多脚位芯片的脚位检测系统，其包含：芯片检测电路板
、
>联合测试工作群组
(Joint Test Action Group
，
JTAG)
控制器以及检测装置，芯片检测电路板还包含：待测试芯片夹具
、
检测用芯片以及
JTAG
连接端口
。
[0006]芯片检测电路板具有检测电路，芯片检测电路板的待测试芯片夹具与检测电路形成电性连接，待测试芯片夹具提供待检测芯片夹持固定；检测用芯片与检测电路形成电性连接，检测用芯片的每一个脚位分别与待测试芯片夹具对应的每一个脚位通过检测电路彼此形成电性连接；其中，
JTAG
连接端口
、
检测用芯片与待测试芯片夹具通过所述检测电路串接以构成
JTAG
链路
。
[0007]JTAG
控制器与
JTAG
连接端口形成电性连接；检测装置与
JTAG
控制器形成电性连接，检测装置生成检测信号；其中，检测装置发送检测信号至
JTAG
控制器，
JTAG
控制器发送检测信号至芯片检测电路板，芯片检测电路板依据检测信号对待检测芯片的每一个脚位分别进行检测并反馈检测结果回检测装置以完成待检测芯片脚位的检测
。
[0008]本专利技术所公开的适用于多脚位芯片的脚位检测方法，其包含下列步骤：
[0009]首先，提供具有检测电路
、
待测试芯片夹具
、
检测用芯片以及
JTAG
连接端口的芯片检测电路板；接着，待测试芯片夹具与检测电路形成电性连接，待测试芯片夹具提供待检测芯片夹持固定；接着，检测用芯片与检测电路形成电性连接，检测用芯片的每一个脚位分别与待测试芯片夹具对应的每一个脚位通过检测电路彼此形成电性连接；接着，
JTAG
连接端
口
、
检测用芯片与待测试芯片夹具通过检测电路串接以构成
JTAG
链路；接着，
JTAG
控制器与
JTAG
连接端口形成电性连接；接着，检测装置与
JTAG
控制器形成电性连接，检测装置生成检测信号；最后，检测装置发送检测信号至
JTAG
控制器，
JTAG
控制器发送检测信号至芯片检测电路板，芯片检测电路板依据检测信号对待检测芯片的每一个脚位分别进行检测并反馈检测结果回检测装置以完成待检测芯片脚位的检测
。
[0010]本专利技术所公开的系统及方法如上，与现有技术之间的差异在于提供具有检测电路
、
待测试芯片夹具
、
检测用芯片以及
JTAG
连接端口的芯片检测电路板，检测用芯片的每一个脚位分别与待测试芯片夹具对应的每一个脚位通过检测电路彼此形成电性连接，
JTAG
连接端口
、
检测用芯片与待测试芯片夹具通过检测电路串接以构成
JTAG
链路，检测装置
、JTAG
控制器与芯片检测电路板形成串接，检测装置生成检测信号通过
JTAG
控制器对芯片检测电路板的待检测芯片的每一个脚位分别进行检测并反馈检测结果回检测装置以完成待检测芯片脚位的检测
。
[0011]通过上述的技术手段，本专利技术可以达成提供方便且快速对多脚位芯片的脚位进行功能检测的技术功效
。
附图说明
[0012]图1绘示为本专利技术适用于多脚位芯片的脚位检测系统的系统方块图
。
[0013]图2绘示为本专利技术适用于多脚位芯片的脚位检测的
JTAG
链路图
。
[0014]图3绘示为本专利技术适用于多脚位芯片的脚位检测的待检测芯片脚位检测示意图
。
[0015]图4绘示为本专利技术适用于多脚位芯片的脚位检测方法的方法流程图
。
[0016]附图标记说明如下：
[0017]10 芯片检测电路板
[0018]11 待测试芯片夹具
[0019]12 检测用芯片
[0020]121 第一脚位
[0021]122 第二脚位
[0022]123 第三脚位
[0023]124 第四脚位
[0024]13 JTAG
连接端口
[0025]14 待检测芯片
[0026]141 第一脚位
[0027]142 第二脚位
[0028]143 第三脚位
[0029]144 第四脚位
[0030]20 JTAG
控制器
[0031]21 JTAG
连接端口
[0032]22 USB
连接端口
[0033]30 检测装置
[0034]31 USB
连接端口
[0035]TDI 测试数据输入脚位
[0036]TDO 测试数据输出脚位
[0037]TCK 测试时钟脚位
[0038]TMS 测试模式选择脚位
[0039]步骤
101
提供具有检测电路
、
待测试芯片夹具
、
检测用芯片以及
JTAG
连接端口的芯片检测电路板
[0040]步骤
102
待测试芯片夹具本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种适用于多脚位芯片的脚位检测系统，其包含：芯片检测电路板，所述芯片检测电路板具有检测电路，所述芯片检测电路板还包含：待测试芯片夹具，所述待测试芯片夹具与所述检测电路形成电性连接，所述待测试芯片夹具提供待检测芯片夹持固定；检测用芯片，所述检测用芯片与所述检测电路形成电性连接，所述检测用芯片的每一个脚位分别与所述待测试芯片夹具对应的每一个脚位通过所述检测电路彼此形成电性连接；及联合测试工作群组
(Joint Test Action Group
，
JTAG)
连接端口，所述
JTAG
连接端口；其中，所述
JTAG
连接端口
、
所述检测用芯片与所述待测试芯片夹具通过所述检测电路串接以构成
JTAG
链路；
JTAG
控制器，所述
JTAG
控制器与所述
JTAG
连接端口形成电性连接；及检测装置，所述检测装置与所述
JTAG
控制器形成电性连接，所述检测装置生成检测信号；其中，所述检测装置发送所述检测信号至所述
JTAG
控制器，所述
JTAG
控制器发送所述检测信号至所述芯片检测电路板，所述芯片检测电路板依据所述检测信号对所述待检测芯片的每一个脚位分别进行检测并反馈检测结果回所述检测装置以完成所述待检测芯片脚位的检测
。2.
根据权利要求1所述的适用于多脚位芯片的脚位检测系统，其中所述检测装置比对提供待检测芯片该脚位的检测信号与待检测芯片该脚位反馈的检测结果相同时，待检测芯片该脚位为正常
。3.
根据权利要求1所述的适用于多脚位芯片的脚位检测系统，其中所述检测装置比对提供待检测芯片该脚位的检测信号与待检测芯片该脚位反馈的检测结果不相同时，待检测芯片该脚位为开路异常
。4.
根据权利要求1所述的适用于多脚位芯片的脚位检测系统，其中所述检测装置提供待检测芯片的两个脚位不相同的检测信号，待检测芯片的两个脚位反馈的检测结果为相同的检测结果，待检测芯片的两个脚位为短路异常
。5.
根据权利要求1所述的适用于多脚位芯片的脚位检测系统，其中所述待测试芯片夹具
、
所述检测用芯片以及所述
JTAG
连接端口分别定义有测试数据输入
(Test Data Input
，
TDI)
脚位
、
测试数据输出
(Test Data Output
，
TDO)
脚位
、
测试时钟
(Test Clock
，
TCK)
脚位以及测试模式选择
(Test Mode Select
，
TMS)
脚位，所述待测试芯片夹具
、
所述检测用芯片以及所述
JTAG
连接端口的
TCK
脚位彼此相连，所述待测试芯片夹具
、
所述检测用芯片以及所述
JTAG
连接端口的
TMS
脚位彼此相连，所述
JTAG
连接端口的
TDI
脚位与所述检测用芯片的
TDI
脚位相连，所述检测用芯片的
TDO
脚位与所述待测试芯片夹具的
TDI
脚位相连，所述待测试芯片夹具的
TDO
脚位与所述
JTAG<...

【专利技术属性】
技术研发人员：赵晋东，
申请(专利权)人：英业达股份有限公司英业达集团天津电子技术有限公司，
类型：发明
国别省市：