一种半导体结构及其制造方法技术

本公开实施例公开了一种半导体结构及其制造方法，半导体结构包括：基底

【技术实现步骤摘要】
一种半导体结构及其制造方法


[0001]本公开涉及但不限于一种半导体结构及其制造方法
。

技术介绍

[0002]随着动态存储器的集成密度朝着更高的方向发展，在对动态存储器阵列结构中晶体管的排布方式以及如何缩小动态存储器阵列结构中单个功能器件的尺寸进行研究的同时，也需要提高小尺寸的功能器件的电学性能
。
[0003]利用垂直的全环绕栅极
(VGAA
，
Vertical Gate All Around)
晶体管结构作为动态存储器的选择晶体管
(access transistor)
时，可以实现更高的密度效率
。
然而，相关技术中，与选择晶体管相关的半导体结构的性能较低
。

技术实现思路

[0004]有鉴于此，本公开实施例提供了一种半导体结构及其制造方法，能够提高半导体结构整体的电学性能
。
[0005]本公开实施例的技术方案是这样实现的：
[0006]本公开实施例提供了一种半导体结构，包括：
[0007]基底，包括分立的半导体通道；所述半导体通道设置于所述基底的顶部，且沿竖直方向延伸，所述半导体通道包括第一区域和第二区域；
[0008]第一栅极结构，设置于所述半导体通道的第一区域，环绕所述半导体通道；
[0009]第二栅极结构，设置于所述半导体通道的第二区域，包括环结构和至少一个桥结构，其中，所述环结构环绕所述半导体通道，所述至少一个桥结构贯穿所述半导体通道，且沿贯穿方向延伸至所述环结构的内壁；
[0010]覆盖层，位于相邻的所述半导体通道之间的间隔区域；所述覆盖层包括沿所述竖直方向延伸的第一连通孔，所述半导体通道的顶部以及靠近顶部的部分侧壁被所述第一连通孔暴露
。
[0011]上述方案中，所述第一连通孔的中部孔径大于其顶部孔径或底部孔径
。
[0012]上述方案中，所述覆盖层的顶部高于所述半导体通道的顶部
。
[0013]上述方案中，所述覆盖层的材料为氮化硼硅
SiBxNy
，其中，
(y
‑
x)
小于或等于
2。
[0014]上述方案中，所述第二区域位于所述第一区域上方，且所述环结构的顶部低于所述半导体通道的顶部；所述环结构的顶部被所述覆盖层覆盖
。
[0015]上述方案中，所述半导体结构还包括：介质层；所述介质层包括：第一部分
、
第二部分和第三部分；所述介质层的第一部分位于所述第一栅极结构和所述半导体通道之间；所述介质层的第二部分位于所述第二栅极结构和所述半导体通道之间；所述介质层的第三部分位于所述介质层的第一部分和所述介质层的第二部分之间；所述介质层的第三部分的厚度大于所述介质层的第一部分的厚度，所述介质层的第一部分的厚度大于所述介质层的第二部分的厚度
。
[0016]上述方案中，所述第二栅极结构包括至少两个所述桥结构，所述至少两个桥结构沿所述竖直方向堆叠设置
。
[0017]上述方案中，每个所述桥结构的宽度均小于所述半导体通道的宽度
。
[0018]上述方案中，所述第一栅极结构沿所述竖直方向的长度大于所述环结构沿所述竖直方向的长度；所述环结构的厚度大于所述第一栅极结构的厚度
。
[0019]本公开实施例还提供了一种半导体结构的制造方法，包括：提供基底，所述基底上包括分立的半导体通道，所述半导体通道设置于所述基底的顶部，且沿竖直方向延伸，所述半导体通道包括第一区域和第二区域；在所述半导体通道的第一区域形成第一栅极结构，所述第一栅极结构环绕所述半导体通道；在所述半导体通道的第二区域形成第二栅极结构；所述第二栅极结构包括环结构和至少一个桥结构，其中，所述环结构环绕所述半导体通道，所述至少一个桥结构贯穿所述半导体通道，且沿贯穿方向延伸至所述环结构的内壁；形成覆盖层；所述覆盖层位于相邻的所述半导体通道之间的间隔区域；所述覆盖层包括沿所述竖直方向延伸的第一连通孔，所述半导体通道的顶部以及靠近顶部的部分侧壁被所述第一连通孔暴露
。
[0020]上述方案中，形成所述覆盖层的步骤包括：沉积初始覆盖层；在所述初始覆盖层上，沉积第一牺牲层；在所述第一牺牲层上，形成图形化的第一掩膜；所述第一掩膜包括第二连通孔，所述第二连通孔一一对应于所述半导体通道；根据所述第二连通孔进行刻蚀，以暴露出所述半导体通道的顶部，在所述初始覆盖层中形成所述第一连通孔，从而形成所述覆盖层
。
[0021]上述方案中，形成所述第一栅极结构的步骤包括：刻蚀所述半导体通道的部分侧壁，使所述第一区域的宽度和所述第二区域的宽度均小于所述半导体通道的底部宽度；在所述半导体通道的侧壁上形成第一初始介质层；所述第一初始介质层位于所述第一区域上的部分形成介质层的第一部分，所述介质层的第一部分位于所述第一栅极结构和所述半导体通道之间；环绕所述第一初始介质层的侧壁，形成第一栅极层；刻蚀所述第一栅极层，形成所述第一栅极结构
。
[0022]上述方案中，若所述第二栅极结构包括一个所述桥结构，则形成所述第二栅极结构的步骤包括：在所述半导体通道内形成凹槽；形成第二牺牲层于所述凹槽内；形成填充层于所述凹槽内，所述填充层位于所述第二牺牲层上，且所述填充层填满剩余的所述凹槽
。
[0023]上述方案中，若所述第二栅极结构包括至少两个所述桥结构，则形成所述第二栅极结构的步骤包括：在所述半导体通道内形成凹槽；形成第二牺牲层于所述凹槽内；形成填充层于所述凹槽内，所述填充层位于所述第二牺牲层上；继续在所述凹槽内依次形成所述第二牺牲层和所述填充层，最终以所述填充层填充至所述凹槽的顶部
。
[0024]上述方案中，形成所述第二栅极结构的步骤还包括：移除所述第二牺牲层，形成贯穿孔；所述贯穿孔贯穿所述半导体通道；在所述半导体通道的所述第二区域的侧壁以及所述贯穿孔的内壁上，形成第二初始介质层；所述第二初始介质层位于所述第二区域上的部分形成介质层的第二部分，所述介质层的第二部分位于所述第二栅极结构和所述半导体通道之间；环绕所述第二初始介质层的侧壁，以及填充所述贯穿孔，形成第二栅极层；其中，所述第二栅极层填充所述贯穿孔的部分形成所述桥结构；刻蚀所述第二栅极层环绕所述第二初始介质层的侧壁的部分，形成所述环结构
。
[0025]由此可见，本公开实施例提供了一种半导体结构及其制造方法，半导体结构包括：基底
、
第一栅极结构
、
第二栅极结构和覆盖层
。
基底包括分立的半导体通道，半导体通道设置于基底的顶部，且沿竖直方向延伸
。
第一栅极结构设置于半导体通道的第一区域，环绕半导体通道
。
第二栅极结构设置于半导体通道的第二区域，包括环结构和至少一个桥结构，其中，环结构环绕半导体通道，至少一个桥结构贯穿半导体通本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种半导体结构，其特征在于，包括：基底，包括分立的半导体通道；所述半导体通道设置于所述基底的顶部，且沿竖直方向延伸，所述半导体通道包括第一区域和第二区域；第一栅极结构，设置于所述半导体通道的第一区域，环绕所述半导体通道；第二栅极结构，设置于所述半导体通道的第二区域，包括环结构和至少一个桥结构，其中，所述环结构环绕所述半导体通道，所述至少一个桥结构贯穿所述半导体通道，且沿贯穿方向延伸至所述环结构的内壁；覆盖层，位于相邻的所述半导体通道之间的间隔区域；所述覆盖层包括沿所述竖直方向延伸的第一连通孔，所述半导体通道的顶部以及靠近顶部的部分侧壁被所述第一连通孔暴露
。2.
根据权利要求1所述的半导体结构，其特征在于，所述第一连通孔的中部孔径大于其顶部孔径或底部孔径
。3.
根据权利要求1所述的半导体结构，其特征在于，所述覆盖层的顶部高于所述半导体通道的顶部
。4.
根据权利要求1所述的半导体结构，其特征在于，所述覆盖层的材料为氮化硼硅
SiB
x
N
y
，其中，
(y
‑
x)
小于或等于
2。5.
根据权利要求1所述的半导体结构，其特征在于，所述第二区域位于所述第一区域上方，且所述环结构的顶部低于所述半导体通道的顶部；所述环结构的顶部被所述覆盖层覆盖
。6.
根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：介质层；所述介质层包括：第一部分
、
第二部分和第三部分；所述介质层的第一部分位于所述第一栅极结构和所述半导体通道之间；所述介质层的第二部分位于所述第二栅极结构和所述半导体通道之间；所述介质层的第三部分位于所述介质层的第一部分和所述介质层的第二部分之间；所述介质层的第三部分的厚度大于所述介质层的第一部分的厚度，所述介质层的第一部分的厚度大于所述介质层的第二部分的厚度
。7.
根据权利要求1所述的半导体结构，其特征在于，所述第二栅极结构包括至少两个所述桥结构，所述至少两个桥结构沿所述竖直方向堆叠设置
。8.
根据权利要求1所述的半导体结构，其特征在于，每个所述桥结构的宽度均小于所述半导体通道的宽度
。9.
根据权利要求1所述的半导体结构，其特征在于，所述第一栅极结构沿所述竖直方向的长度大于所述环结构沿所述竖直方向的长度；所述环结构的厚度大于所述第一栅极结构的厚度
。10.
一种半导体结构的制造方法，其特征在于，包括：提供基底，所述基底上包括分立的半导体通道，所述半导体通道设置于所述基底的顶部，且沿竖直方向延伸，所述半导体通道包括第一区域和第二区域；在所述半导体通道的第一区域形成第一栅极结构，所述第一栅极结构环绕所述半导体通道；在所述半导体通道的第二区域形成第二栅极结构；所述第二栅极结构包括环...

【专利技术属性】
技术研发人员：张世明，文浚硕，肖德元，洪玟基，李庚泽，金若兰，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：