【技术实现步骤摘要】
译码电路及其偏置方法
[0001]本专利技术涉及半导体集成电路领域，特别是涉及一种译码电路
。
本专利技术还涉及一种译码电路的偏置方法
。
技术介绍
[0002]如图1所示，是现有译码电路的电路结构框图；如图2所示，是现有译码电路的电平移位单元2的电路图；
[0003]现有译码电路包括：译码单元
1、
电平移位单元2和驱动单元3[0004]所述译码单元1的电源端连接电源电压
VDD。
所述译码单元1的输入端连接初级输入信号
。
[0005]所述译码单元1对所述初级输入信号进行译码形成第一正相输入信号
。
[0006]所述第一正相输入信号输入到第一反相器4的输入端，所述第一反相器4的输出端输出第一反相输入信号
。
图1中，所述译码单元1采用一个与门表示，所述初级输入信号采用信号
A
和信号
B
表示
。
[0007]通常，所述初级输入信号通常采用地址信号，通过对所述地址信号进行译码，就能得到对应的选择信号即所述第一正相输入信号来对闪存的存储阵列中对应的存储单元以及存储位进行选定
。
[0008]所述电平移位单元2包括第一输出端和第二输出端，所述第一输出端输出第一正相选择信号
ENH
以及第二输出端输出第一反相选择信号
ENHB
，所述第一正相选择信号
ENH
和所述第一反相选择信号
ENHB...
【技术保护点】
【技术特征摘要】
1.
一种译码电路，其特征在于，包括：电平移位单元；所述电平移位单元包括第一输出端和第二输出端，所述第一输出端输出第一正相选择信号以及第二输出端输出第一反相选择信号，所述第一正相选择信号和所述第一反相选择信号互为反相；所述电平移位单元包括第一电源端和第二电源端；第一上拉路径连接在所述第一输出端和所述第一电源端之间；第二上拉路径连接在所述第二输出端和所述第一电源端之间；所述第一上拉路径包括第一
PMOS
管，所述第二上拉路径包括第二
PMOS
管；所述第一
PMOS
管的源极和所述第二
PMOS
管的源极都连接所述第一电源端；所述第一
PMOS
管的栅极和所述第二
PMOS
管的漏极都连接所述第二输出端；所述第二
PMOS
管的栅极和所述第一
PMOS
管的漏极都连接所述第一输出端；所述第一
PMOS
管的衬底电极和所述第二
PMOS
管的衬底电极都接所述第二电源端；译码电路包括激活状态和待机状态；在所述激活状态下，所述第一电源端和所述第二电源端都连接第一控制栅电压，使所述第一正相选择信号和所述第一反相选择信号的高电平都为所述第一控制栅电压；在所述待机状态下，所述第一电源端连接第二控制栅电压，所述第二电源端连接第三控制栅电压，所述第二控制栅电压为所述第一控制栅电压减第一值，所述第三控制栅电压为所述第一控制栅电压加第二值；在所述待机状态下，所述第一
PMOS
管和所述第二
PMOS
管中的一个
PMOS
管处于关闭状态，通过使所述第三控制栅电压大于所述第二控制栅电压来降低关闭状态的
PMOS
管的漏电并从而降低待机功耗；所述第一值和所述第二值用于在从所述待机状态到所述激活状态的切换过程中实现电荷共享并从而保持读取速度
。2.
如权利要求1所述的译码电路，其特征在于：第一下拉路径连接在所述第一输出端和地之间；第二下拉路径连接在所述第二输出端和地之间；所述第一下拉路径包括第一
NMOS
管，所述第二下拉路径包括第二
NMOS
管；所述第一
NMOS
管的漏极连接所述第一输出端
、
源极接地；所述第二
NMOS
管的漏极连接所述第二输出端
、
源极接地；所述第一
NMOS
管的栅极作为第一输入端并连接第一正相输入信号；所述第二
NMOS
管的栅极作为第二输入端并连接第一反相输入信号；所述第一正相输入信号和所述第一反相输入信号互为反相且高电平为电源电压，所述第一控制栅电压
、
所述第二控制栅电压和所述第三控制栅电压都高于所述电源电压，所述第一正相输入信号和所述第二正相选择信号互为反相
。3.
如权利要求2所述的译码电路，其特征在于：所述第一控制栅电压
、
所述第二控制栅电压和所述第三控制栅电压都由电荷泵电路提供；所述电荷泵电路包括：第一电荷泵
、
第二电荷泵和第一二极管；所述第一电荷泵的输出端输出所述第一控制栅电压；所述第一二极管的阳极连接所述第一电荷泵的输出端以及所述第一二极管的阴极输
出所述第二控制栅电压，所述第一值为所述第一二极管的压降；所述第二电荷泵的输入端连接所述第一电荷泵的输出端，所述第二电荷泵的输出端输出所述第三控制栅电压，所述第二值为所述第二电荷泵的升压值
。4.
如权利要求3所述的译码电路，其特征在于：所述第一二极管采用第一二极管连接第二
MOS
晶体管；所述第二
MOS
晶体管为
PMOS
管或者
NMOS
管
。5.
如权利要求1所述的译码电路，其特征在于：所述译码电路还包括译码单元；所述译码单元的电源端连接电源电压；所述译码单元的输入端连接初级输入信号，所述译码单元对所述初级输入信号进行译码形成所述第一正相输入信号；所述第一正相输入信号输入到第一反相器的输入端，所述第一反相器的输出端输出所述第一反相输入信号
。6.
如权利要求5所述的译码电路，其特征在于：所述译码电路还包括驱动单元；所述第一正相选择信号和所述第一反相选择信号连接到所述驱动单元对应的控制端，所述驱动单元的输出端连接对应的控制栅，在读取时，用于为选定位提供控制栅驱动信号
。7.
如权利要求6所述的译码电路，其特征在于：所述选定位为闪存的存储阵列中对应的存储单元的存储位；所述存储单元采用分离栅浮栅器件；所述分离栅浮栅器件包括：第一源漏区和第二源漏区，位于所述第一源漏区和所述第二源漏区之间的多个分离的具有浮栅的第一栅极结构，位于所述第一栅极结构之间的第二栅极结构；所述第一栅极结构中具有位于所述浮栅顶部的所述控制栅；各所述浮栅用于存储电荷并对应于所述存储位；在所述存储阵列中，同一行的各所述第一栅极结构的所述控制栅都连接在一起；同一行的各所述第二栅极结构都连接在同一字线
。8.
如权利要求7所述的译码电路，其特征在于：所述分离栅浮栅器件为双分离栅浮栅器件，所述第一栅极结构的数量为两个
。9.
一种译码电路的偏置方法，其特征在于，译码电路包括：电平移位单元；所述电平移位单元包括第一输出端和第二输出端，所述第一...
【专利技术属性】
技术研发人员：杨光军，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。