半导体器件及其制造方法技术

本公开的各实施例涉及半导体器件及其制造方法。在存储器区域中，限定了其中没有形成升高的外延层的存储器区域第一部分、其中形成第一升高的外延层的存储器区域第二部分和其中形成第二升高的外延层的存储器区域第三部分。在该存储器区域第一部分中，形成存储器晶体管的第一扩散层第一部分和选择晶体管的第二扩散层第一部分。该存储器晶体管的第一扩散层第二部分形成该第一升高的外延层中。在该第二升高的外延层中形成该选择晶体管的第二扩散层第二部分。散层第二部分。散层第二部分。

【技术实现步骤摘要】
半导体器件及其制造方法
[0001]相关申请的交叉引用
[0002]于2022年6月17日提交的日本专利申请第2022
‑
097814号所包括的说明书、附图以及摘要的公开内容通过引用整体并入本文。


[0003]本公开涉及一种半导体器件及其制造方法，并且可以适当地用在例如包括具有电荷存储层的非易失性存储器的半导体器件中。

技术介绍

[0004]这里，公开了下面列出的技术。
[0005][专利文献1]日本未审查专利申请公开第2019
‑
4103号
[0006]快闪存储器被广泛用作能够电写入和擦除信息的非易失性存储器。专利文献1公开了一种包括快闪存储器的半导体器件。
[0007]在快闪存储器的存储器区域中，布置有多个存储器单元。在一个存储器单元中，例如如专利文献1的图20中所示，存储器晶体管和选择晶体管串联电耦合。位线电耦合到存储器晶体管。源极线电耦合到选择晶体管。
[0008]存储器晶体管包括存储器栅极电极和一对扩散层。存储器栅极电极经由电荷存储层形成在位于该对扩散层之间的半导体衬底的表面上。作为信息的电荷(电子)累积在电荷存储层中。
[0009]在存储器晶体管中，为了抑制漏极干扰，该对扩散层形成在包括从半导体衬底的表面外延生长的“升高的外延层”的存储器区域中。注意，漏极干扰是这样一种现象，其中在将信息写入被选择的位的存储器晶体管的操作期间，未被选择的未选择的位的存储器晶体管的信息被错误地擦除。
[0010]升高的外延层形成在半导体衬底的相对于存储器晶体管要连接位线的表面上。此外，升高的外延层形成在半导体衬底的相对于选择晶体管要连接源极线的表面上。此外，升高的外延层形成在位于存储器晶体管和选择晶体管之间的半导体衬底的表面上。
[0011]在半导体器件的操作的读取操作中，用于执行读取操作的预定电压被施加到存储器栅极电极、选择栅极电极、源极线、位线和半导体衬底的区域中的每一者。此时，根据是高于参考电流的电流还是低于参考电流的电流从源极线流向位线来判断信息是否被累积。
[0012]当电子被注入存储器晶体管的电荷存储层时，存储器晶体管的阈值电压变得高于参考电势。在该情况下，低于参考电流的电流经由选择晶体管和存储器晶体管中的每一者从源极线流向位线。也就是说，对于所选择的位，当低于参考电流的电流从源极线流向位线时，所选择的位被确定为其中已经写入了信息的写入单元。
[0013]另一方面，当电子没有被注入到存储器晶体管的电荷存储层中时，存储器晶体管的阈值电压变得低于参考电势。在此情况下，高于参考电流的电流经由选择晶体管和存储器晶体管中的每一者从源极线流向位线。也就是说，对于所选择的位，当高于参考电流的电
流从源极线流向位线时，所选择的位被确定为其中未写入信息的擦除单元。

技术实现思路

[0014]在上面所描述的半导体器件中，升高的外延层不仅形成在位线将连接到存储器晶体管的半导体衬底的表面上和源极线将连接到选择晶体管的半导体衬底的表面上，而且形成在位于存储器晶体管和选择晶体管之间的半导体衬底的表面上。存储器晶体管的扩散层和选择晶体管的扩散层形成在包括形成在存储器晶体管和选择晶体管之间的升高的外延层的存储器区域中。
[0015]通过从升高的外延层的表面注入例如n型杂质来形成包括扩散层的区域。因此，杂质浓度随着从升高的外延层的表面到半导体衬底而降低。
[0016]因此，例如在快闪存储器的读取操作中，在电流(电子)相应地流过的路径中，作为存储器晶体管和选择晶体管之间的路径的半导体衬底的电阻值增加，并且电流几乎不从源极线流向位线。然后，低于参考电流的电流可能流动，并且所选择的位可能被错误地确定为写入单元，即使它最初是被擦除的单元。
[0017]从本说明书和附图的描述中，其他目的和新颖特征将变得显而易见。
[0018]根据一个实施例的半导体器件是包括半导体元件的半导体器件，该半导体元件包括存储器晶体管和选择晶体管，并且还包括半导体衬底、限定在半导体衬底中的元件区域和形成在元件区域中的半导体元件。半导体衬底包括半导体支撑衬底。元件区域包括限定在半导体支撑衬底中的第一元件区域。半导体元件包括串联电耦合的存储器晶体管和选择晶体管并且形成在第一元件区域中以便彼此间隔开。存储器晶体管具有存储器栅极绝缘膜、存储器栅极电极和第一杂质区域。存储器栅极绝缘膜形成在位于第一元件区域中并且包括电荷存储层的半导体支撑衬底的表面上。存储器栅极电极形成在存储器栅极绝缘膜上。第一杂质区域包括第一杂质区域第一部分和第一杂质区域第二部分。选择晶体管具有选择栅极绝缘膜、选择栅极电极和第二杂质区域。选择栅极绝缘膜形成在位于第一元件区域中的半导体支撑衬底的表面上。选择栅极电极形成在选择栅极绝缘膜上。第二杂质区域包括第二杂质区域第一部分和第二杂质区域第二部分。第一元件区域包括第一元件区域第一部分、第一元件区域第二部分和第一元件区域第三部分。第一元件区域第一部分被限定在位于存储器栅极电极和选择栅极电极之间的半导体支撑衬底中。第一元件区域第二部分被限定在半导体支撑衬底中、位于选择栅极电极的相对于存储器栅极电极的相对侧。第一元件区域第三部分被限定在半导体支撑衬底中、位于存储器栅极电极的相对于选择栅极电极的相对侧。在第一元件区域第二部分中，第一升高部分(raised portion)被形成为从半导体支撑衬底的表面到高于该表面的位置。在第一元件区域第三部分中，第二升高部分被形成为从半导体支撑衬底的表面到高于该表面的位置。在元件区域中，形成包括第一升高部分和第二升高部分的升高部分。升高部分不形成在第一元件区域第一部分中，并且第一杂质区域第一部分和第二杂质区域第一部分中的每一者都形成在没有形成升高部分的第一元件区域第一部分中。第一杂质区域第二部分形成在第一元件区域第二部分中以便包括第一升高部分。第二杂质区域第二部分形成在第一元件区域第三部分中以便包括第二升高部分。此外，在第一杂质区域第一部分、第一杂质区域第二部分、第二杂质区域第一部分和第二杂质区域第二部分中的每一者中，靠近其表面的区域的杂质浓度高于远离其表面的区
域的杂质浓度。
[0019]根据另一实施例的半导体器件的制造方法是一种制造包括半导体元件的半导体器件的方法，该半导体元件包括存储器晶体管和选择晶体管，该方法还包括以下步骤：(a)提供包括半导体支撑衬底的半导体衬底；(b)在半导体衬底中限定元件区域；以及(c)在元件区域中形成半导体元件。步骤(b)包括在半导体支撑衬底中限定第一元件区域的步骤。步骤(c)包括在第一元件区域中形成存储器晶体管和选择晶体管中的每一者的步骤，存储器晶体管具有存储器栅极电极、第一杂质区域第一部分和第一杂质区域第二部分，选择晶体管具有选择栅极电极、第二杂质区域第一部分和第二杂质区域第二部分。形成存储器晶体管和选择晶体管中的每一者的步骤包括：(c1)在第一元件区域中，形成存储器栅极电极和选择栅极电极以便彼此间隔开；(c2)在第一元件区域中，形成阻挡膜以便覆盖在被限定本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括半导体元件，所述半导体元件包括存储器晶体管和选择晶体管，所述半导体器件包括：半导体衬底，包括半导体支撑衬底；元件区域，被限定在所述半导体衬底中，所述元件区域包括被限定在所述半导体支撑衬底中的第一元件区域；并且所述半导体元件形成在元件区域中，所述半导体元件包括串联电耦合的所述存储器晶体管和所述选择晶体管，所述存储器晶体管和所述选择晶体管在所述第一元件区域中被形成为彼此间隔开，其中所述存储器晶体管具有：存储器栅极绝缘膜，形成在位于所述第一元件区域中的所述半导体支撑衬底的表面上，并且包括电荷存储层；存储器栅极电极，形成在存储器栅极绝缘膜上；以及第一杂质区域，包括第一杂质区域第一部分和第一杂质区域第二部分，其中所述选择晶体管具有：选择栅极绝缘膜，形成在位于所述第一元件区域中的所述半导体支撑衬底的所述表面上；选择栅极电极，形成在所述选择栅极绝缘膜上；以及第二杂质区域，包括第二杂质区域第一部分和第二杂质区域第二部分，其中所述第一元件区域包括：第一元件区域第一部分，被限定在位于所述存储器栅极电极和所述选择栅极电极之间的所述半导体支撑衬底中；第一元件区域第二部分，被限定在相对于所述存储器栅极电极位于所述选择栅极电极的相对侧的所述半导体支撑衬底中；以及第一元件区域第三部分，被限定在相对于所述选择栅极电极位于所述存储器栅极电极的相对侧的所述半导体支撑衬底中，其中在所述第一元件区域第二部分中，从所述半导体支撑衬底的所述表面到高于所述表面的位置形成第一升高部分，其中在所述第一元件区域第三部分中，从所述半导体支撑衬底的所述表面到高于所述表面的位置形成第二升高部分，其中在所述元件区域中，形成包括所述第一升高部分和所述第二升高部分的升高部分，其中所述升高部分不形成在所述第一元件区域第一部分中，并且所述第一杂质区域第一部分和所述第二杂质区域第一部分中的每一者都形成在其中没有形成所述升高部分的所述第一元件区域第一部分中，其中所述第一杂质区域第二部分形成在所述第一元件区域第二部分中以便包括所述第一升高部分，其中所述第二杂质区域第二部分形成在所述第一元件区域第三部分中以便包括所述第二升高部分，并且其中在所述第一杂质区域第一部分、所述第一杂质区域第二部分、所述第二杂质区域第一部分和所述第二杂质区域第二部分中的每一者中，靠近其表面的区域的杂质浓度高于
远离其所述表面的区域的杂质浓度。2.根据权利要求1所述的半导体器件，其中在所述第一升高部分、所述第二升高部分、其中没有形成所述升高部分的所述第一元件区域第一部分、所述存储器栅极电极和所述选择栅极电极的每一者中形成第一金属硅化物膜。3.根据权利要求1所述的半导体器件，其中所述半导体衬底还包括：绝缘膜，形成在所述半导体支撑衬底上；以及半导体层，形成在所述绝缘膜上，其中所述元件区域包括在所述半导体层中限定的第二元件区域，其中所述半导体元件包括形成在所述第二元件区域中的、不同于所述存储器晶体管和所述选择晶体管中的每一者的晶体管，并且其中所述晶体管具有：栅极电极，经由栅极绝缘膜形成在位于所述第二元件区域中的所述半导体层的表面上，以及第三杂质区域，包括第三杂质区域第一部分和第三杂质区域第二部分。4.根据权利要求3所述的半导体器件，其中所述升高部分包括：第三升高部分，形成在所述半导体层的位于沿所述栅极电极的栅极长度方向相对于所述栅极电极的一侧上的所述表面上；以及第四升高部分，形成在所述半导体层的位于沿所述栅极电极的所述栅极长度方向相对于所述栅极电极的另一侧上的所述表面上，其中形成所述第三杂质区域第一部分以便包括所述第三升高部分，并且其中形成所述第三杂质区域第二部分以便包括所述第四升高部分。5.根据权利要求4所述的半导体器件，其中在所述第三升高部分、所述第四升高部分和所述栅极电极中的每一者中形成第二金属硅化物膜。6.一种制造半导体器件的方法，所述半导体器件包括半导体元件，所述半导体元件包括存储器晶体管和选择晶体管，所述方法包括以下步骤：(a)提供包括半导体支撑衬底的半导体衬底；(b)在所述半导体衬底中限定元件区域，所述步骤(b)包括在所述半导体支撑衬底中限定第一元件区域的步骤；以及(c)在所述元件区域中形成所述半导体元件，所述步骤(c)包括在所述第一元件区域中形成所述存储器晶体管和所述选择晶体管中的每一者的步骤，所述存储器晶体管具有存储器栅极电极、第一杂质区域第一部分和第一杂质区域第二部分，并且所述选择晶体管具有选择栅极电极、第二杂质区域第一部分和第二杂质区域第二部分，其中形成所述存储器晶体管和所述选择晶体管中的每一者的所述步骤包括：(c1)在所述第一元件区域中，将所述存储器栅极电极和所述选择栅极电极形成为彼此间隔开；(c2)在所述第一元件区域中，形成阻挡膜以便覆盖限定在位于所述存储器栅极电极和所述选择栅极电极之间的半导体支撑衬底中的第一元件区域第一部分，所述阻挡膜是用于
防止外延生长的膜；(c3)在形成所述阻挡膜的状态下，通过外延生长方法，在所述半导体支撑衬底中所限定的、位于所述选择栅极电极的相对于所述存储器栅极电极的相对侧的第一元件区域第二部分处形成第一升高部分，所述第一升高部分被形成为从所述半导体支撑衬底的表面到高于所述表面的位置，以及在所述半导体支撑衬底中所限定的、位于所述存储器电极的相对于所述选择栅极电极的相对侧的第一元件区域第三部分处形成第二升高部分，所述第二升高部分被形成为从所述半导体支撑衬底的所述表面到高于所述表面的位置；以及(c4)通过将杂质注入所述半导体支撑衬底的表面、所述第一升高部分的表面和所述第二升高部分的表面中的每一者，在所述第一元件区域第一部分中形成所述第一杂质区域第一部分和所述第二杂质区域第一部分中的每一者，在所述第一元件区域第二部分中形成所述第一杂质区域第二部分以便包...

【专利技术属性】
技术研发人员：堰和彦，川嶋祥之，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：