一种芯片封装打线方法技术

本发明专利技术公开一种芯片封装打线方法

【技术实现步骤摘要】
一种芯片封装打线方法


[0001]本专利技术涉及半导体
，尤其涉及一种芯片封装打线方法
。

技术介绍

[0002]随着半导体芯片技术的不断发展，电子产品越来越向小型化
、
智能化
、
高性能以及高可靠性方向发展，而半导体芯片封装不仅直接影响着半导体芯片
、
电子模块乃至整机的性能
。
现有的封装打线的工艺流程对静电的防护效果较差，静电放电易引起芯片的损坏，导致芯片的可靠性降低，进而影响半导体芯片的封装打线进程和半导体芯片的成品质量
。
因此，如何提高半导体芯片对静电的防护效果成为亟需解决的问题
。

技术实现思路

[0003]本专利技术提供了一种芯片封装打线方法，以解决现有的封装打线流程对静电的防护效果较差的问题
。
[0004]根据本专利技术的一方面，提供了一种芯片封装打线方法，包括：
[0005]对待封装的芯片进行防静电处理；
[0006]获取芯片的引脚位置和引脚数量；
[0007]根据芯片的引脚位置和引脚数量，对防静电处理后的芯片进行封装及金线键合；
[0008]对封装完成的芯片进行静电放电测试
。
[0009]可选的，对待封装的芯片进行防静电处理，包括：
[0010]通过静电消除装置消除操作人员所附带的静电；
[0011]消除芯片的处理环境中的静电；
[0012]通过清洁剂和清洁工具清洁芯片
。/>[0013]可选的，消除芯片的处理环境中的静电，包括：
[0014]将芯片置于无尘室中；
[0015]对无尘室的空气进行防静电处理；
[0016]清洁工作台，通过隔离工具将芯片与工作台进行隔离
。
[0017]可选的，对无尘室的空气及工作台进行防静电处理，包括：
[0018]通过过滤器对空气中大于第一预设阈值的颗粒进行过滤，并将空气的相对湿度调节至第一预设区间
。
[0019]可选的，清洁工作台，通过隔离工具将芯片与工作台进行隔离，包括：
[0020]清洁工作台，通过静电消散垫
、
防静电手套和无尘布将芯片与工作台进行隔离
。
[0021]可选的，根据芯片的引脚位置和引脚数量，对防静电处理后的芯片进行封装及金线键合，包括：
[0022]通过封装材料对芯片进行芯片封装；
[0023]根据芯片的引脚位置和引脚数量，对封装后的芯片进行金线键合
。
[0024]可选的，通过封装材料对芯片进行芯片封装，包括：
[0025]通过导电性封装材料
、
防静电封装材料和防静电涂层材料对芯片进行封装；
[0026]通过导电胶粘剂对芯片进行辅助封装，以提高芯片的性能
。
[0027]可选的，根据芯片的引脚位置和引脚数量，对封装后的芯片进行金线键合，包括：
[0028]将芯片和封装器件放置在键合机的对准台上，并通过光学系统对芯片和封装器件进行对准；
[0029]根据芯片的引脚位置和引脚数量，确定键合工具和键合参数；
[0030]根据键合参数，使用键合工具将金线与芯片的焊盘和封装器件的引脚进行电气连接
。
[0031]可选的，对封装完成的芯片进行静电放电测试，包括：
[0032]根据芯片的放电特性和参数，选择芯片的测试点；
[0033]对芯片的测试点进行电击放电测试；
[0034]根据测试结果，确认芯片的防静电性能
。
[0035]可选的，根据测试结果，确认芯片的防静电性能，包括：
[0036]获取电击放电测试中芯片的放电能量和放电时间；
[0037]根据放电能量和放电时间，确认芯片的静电敏感性和抗静电能力
。
[0038]本专利技术实施例的芯片封装打线方法，对待封装的芯片进行防静电处理，获取芯片的引脚位置和引脚数量，根据芯片的引脚位置和引脚数量，对防静电处理后的芯片进行封装及金线键合，对封装完成的芯片进行静电放电测试
。
通过在芯片封装打线过程中进行防静电处理和静电放电测试，实现了提高芯片的防静电性能和成品质量
。
[0039]应当理解，本部分所描述的内容并非旨在标识本专利技术的实施例的关键或重要特征，也不用于限制本专利技术的范围
。
本专利技术的其它特征将通过以下的说明书而变得容易理解
。
附图说明
[0040]为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图
。
[0041]图1是本专利技术实施例提供的一种芯片封装打线方法流程图；
[0042]图2是本专利技术实施例提供的另一种芯片封装打线方法流程图；
[0043]图3是本专利技术实施例提供的又一种芯片封装打线方法流程图；
[0044]图4是本专利技术实施例提供的又一种芯片封装打线方法流程图；
[0045]图5是本专利技术实施例提供的又一种芯片封装打线方法流程图；
[0046]图6是本专利技术实施例提供的又一种芯片封装打线方法流程图；
[0047]图7是本专利技术实施例提供的又一种芯片封装打线方法流程图；
[0048]图8是本专利技术实施例提供的又一种芯片封装打线方法流程图；
[0049]图9是本专利技术实施例提供的又一种芯片封装打线方法流程图；
[0050]图
10
是本专利技术实施例提供的又一种芯片封装打线方法流程图
。
具体实施方式
[0051]为了使本
的人员更好地理解本专利技术方案，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚
、
完整地描述，显然，所描述的实施例仅仅是本专利技术一部分的实施例，而不是全部的实施例
。
基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本专利技术保护的范围
。
[0052]需要说明的是，本专利技术的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序
。
应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本专利技术的实施例能够以除了在这里图示或描述的那些以外的顺序实施
。
此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程
、
方法
、
系统
、
产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程
、
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种芯片封装打线方法，其特征在于，包括：对待封装的芯片进行防静电处理；获取所述芯片的引脚位置和引脚数量；根据所述芯片的引脚位置和引脚数量，对防静电处理后的所述芯片进行封装及金线键合；对封装完成的所述芯片进行静电放电测试
。2.
根据权利要求1所述的芯片封装打线方法，其特征在于，所述对待封装的芯片进行防静电处理，包括：通过静电消除装置消除操作人员所附带的静电；消除所述芯片的处理环境中的静电；通过清洁剂和清洁工具清洁所述芯片
。3.
根据权利要求2所述的芯片封装打线方法，其特征在于，所述消除所述芯片的处理环境中的静电，包括：将所述芯片置于无尘室中；对所述无尘室的空气进行防静电处理；清洁工作台，通过隔离工具将所述芯片与所述工作台进行隔离
。4.
根据权利要求3所述的芯片封装打线方法，其特征在于，所述对所述无尘室的空气及工作台进行防静电处理，包括：通过过滤器对空气中大于第一预设阈值的颗粒进行过滤，并将所述空气的相对湿度调节至第一预设区间
。5.
根据权利要求3所述的芯片封装打线方法，其特征在于，所述清洁工作台，通过隔离工具将所述芯片与所述工作台进行隔离，包括：清洁工作台，通过静电消散垫
、
防静电手套和无尘布将所述芯片与所述工作台进行隔离
。6.
根据权利要求1所述的芯片封装打线方法，其特征在于，所述根据所述芯片的引脚位置和引脚数量，对防静电处理后的所述芯片进行封装及金线键合...

【专利技术属性】
技术研发人员：苏泽坤，陈纪刚，王安鑫，
申请(专利权)人：上海矽科雅科技有限公司，
类型：发明
国别省市：