一种深度学习加速器芯片的参数化设计方法及系统技术方案

本发明专利技术公开了一种深度学习加速器芯片的参数化设计方法及系统，方法包括以下步骤：

【技术实现步骤摘要】
一种深度学习加速器芯片的参数化设计方法及系统


[0001]本专利技术涉及计算机和电子
，尤其是深度学习加速器芯片的参数化设计领域，具体涉及一种深度学习加速器芯片的参数化设计方法及系统
。

技术介绍

[0002]近年来，循环神经网络
、
卷积神经网络等深度学习算法在多种不同领域中展现出了越来越强的影响力，应用在社会生活的方方面面
。
随着深度学习算法的不断发展，尤其是大模型的提出和应用，对硬件算力的需求也逐步提高，对芯片设计提出了新的挑战
。
[0003]目前可用于深度学习算法计算的芯片主要有三种：
(1)
中央处理器
(CPU
，
Central
‑
Processing Unit)
芯片
。
通用处理器芯片以指令驱动，通过软件编程的方式可以执行各种应用，能够处理绝大部分场景下的任务，拥有非常高的灵活性，但是在处理复杂深度学习算法中的可大规模并行的计算密集型任务时，存在功耗过高
、
性能不足等问题，能效比低
。(2)
图形处理器
(GPU
，
GraphProcessing Unit)
芯片
。
图形处理器芯片包含专门的图形图像加速部件和可用于大规模简单并行计算任务的运算加速部件，除了用于专门的图形图像计算外，还可支持高度并行的人工智能算法加速
。
此类芯片承接通用处理器发送过来的可大规模并行的计算密集型任务，获得高计算吞吐率的同时，功耗也非常高，能效比依然较低
。(3)
深度学习专用加速器芯片
。
深度学习专用加速器芯片是为了提高深度学习算法性能专门设计的硬件电路，在特定应用场景可获得非常高的能效比，已成为目前学术界和工业界研究的热点
。
[0004]深度学习专用加速器芯片可以采用专用集成电路
(ASIC
，
Application
‑
Specific Integrated Circuits)
实现，针对特定应用设计专门的硬件电路并流片，芯片性能好
、
能效比高，但支持的应用场景单一
、
不够灵活；也可以基于现场可编程门阵列
(FPGA
，
FieldProgrammable GateArray)
电路实现，可以根据算法应用的不同，对硬件内部直接做修改，从而获得近似专用集成电路的性能，兼具高能效比和灵活性
。
因此，学术界和工业界开始将更多的注意力放在研究可重构深度学习加速器上
。
基于
FPGA
设计的深度学习加速器芯片可以通过预先设计的参数配置，构建特定的芯片逻辑结构，来完成特定的工作任务；当芯片运行任务发生较大改变时，可以修改参数配置，重新构建与新任务适配的芯片逻辑结构
。
当前，这种可重构的芯片设计模式已逐步在深度学习加速器领域得到应用和实现
。
然而，当前深度学习加速器芯片设计领域，通常依赖大量的人工调优，才能获得比较优化的芯片设计参数，周期长，成本高，并且人工调优难以验证芯片性能是否还存在优化空间
。
[0005]综上，深度学习加速器芯片越来越得到学术界和产业界的重视，现有深度学习加速器芯片参数化设计才刚刚起步，无法满足根据应用特征快速输出加速器芯片设计的需求
。

技术实现思路

[0006]针对现有技术的不足，本专利技术提出了一种深度学习加速器芯片的参数化设计方法
及系统，其目的在于通过深度学习负载特征自动搜索的参数化方法，最优化加速器设计，降低加速器设计的时间成本和人力成本，解决现有加速器芯片设计周期长
、
成本高
、
难以根据应用特性做自适应调整等一系列问题
。
[0007]为实现上述目的，本专利技术提供了如下方案：
[0008]一种深度学习加速器芯片的参数化设计方法，包括以下步骤：
[0009]S1
：初始化加速器芯片设计条件，其中，所述加速器芯片设计条件包括：加速器芯片架构设计空间和负载特征数据；
[0010]S2
：基于加速器芯片架构设计空间和负载特征数据，得到加速器芯片架构的最优化设计参数；
[0011]S3
：基于加速器芯片架构的最优化设计参数，完成加速器架构设计
。
[0012]优选的，所述
S1
中，初始化加速器芯片设计条件的方法包括：
[0013]S101
：预先分析深度学习应用负载特征，得到负载特征数据；
[0014]S102
：基于所述负载特征数据，预先设计深度学习加速器芯片基础架构模板，将可调优硬件架构参数化，得到加速器芯片架构设计空间；
[0015]S103
：基于所述加速器芯片架构设计空间，初始化设计参数权重
。
[0016]优选的，所述
S2
中，基于加速器芯片架构设计空间和负载特征数据，得到加速器芯片架构的最优化设计参数的方法包括：
[0017]S201
：基于加速器芯片架构设计空间，选取一组设计参数样本；
[0018]S202
：基于所述设计参数样本，使用评估部件，评估加速器芯片设计参数和负载特征数据，得到评估部件计算评分；
[0019]S203
：基于所述评估部件计算评分，计算设计参数的权重梯度；
[0020]S204
：基于所述权重梯度和优化速率，修正设计空间内对应参数的权重；
[0021]S205
：迭代优化所述
S201
至所述
S204
，得到加速器芯片架构的最优化设计参数
。
[0022]优选的，所述
S202
中，基于所述设计参数样本，使用评估部件，评估加速器芯片设计参数和负载特征数据，得到评估部件计算评分的方法包括：
[0023]S202
‑1：使用能量评估部件计算加速器芯片运行能耗；
[0024]S202
‑2：基于所述加速器芯片运行能耗，使用时延评估部件计算加速器芯片运行耗时；
[0025]S202
‑3：基于所述加速器芯片运行耗时和预设权重比例，综合计算加速器芯片设计参数的性能评分，即评估部件计算评分
。
[0026]优选的，所述
S3
中，基于加速器芯片架构的最优化设计参数，完成加速器架构设计的方法包括：
[0027]利用最优化加速器芯片设计参数，在预设的加速器芯片架构模板上进行调整，使得计算阵列尺寸
、
计算单元互联方式
、
全局寄存器容量
、
计算单元局部寄存器尺寸
、<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种深度学习加速器芯片的参数化设计方法，其特征在于，包括以下步骤：
S1
：初始化加速器芯片设计条件，其中，所述加速器芯片设计条件包括：加速器芯片架构设计空间和负载特征数据；
S2
：基于加速器芯片架构设计空间和负载特征数据，得到加速器芯片架构的最优化设计参数；
S3
：基于加速器芯片架构的最优化设计参数，完成加速器架构设计
。2.
根据权利要求1所述的深度学习加速器芯片的参数化设计方法，其特征在于，所述
S1
中，初始化加速器芯片设计条件的方法包括：
S101
：预先分析深度学习应用负载特征，得到负载特征数据；
S102
：基于所述负载特征数据，预先设计深度学习加速器芯片基础架构模板，将可调优硬件架构参数化，得到加速器芯片架构设计空间；
S103
：基于所述加速器芯片架构设计空间，初始化设计参数权重
。3.
根据权利要求1所述的深度学习加速器芯片的参数化设计方法，其特征在于，所述
S2
中，基于加速器芯片架构设计空间和负载特征数据，得到加速器芯片架构的最优化设计参数的方法包括：
S201
：基于加速器芯片架构设计空间，选取一组设计参数样本；
S202
：基于所述设计参数样本，使用评估部件，评估加速器芯片设计参数和负载特征数据，得到评估部件计算评分；
S203
：基于所述评估部件计算评分，计算设计参数的权重梯度；
S204
：基于所述权重梯度和优化速率，修正设计空间内对应参数的权重；
S205
：迭代优化所述
S201
至所述
S204
，得到加速器芯片架构的最优化设计参数
。4.
根据权利要求3所述的深度学习加速器芯片的参数化设计方法，其特征在于，所述
S202
中，基于所述设计参数样本，使用评估部件，评估加速器芯片设计参数和负载特征数据，得到评估部件计算评分的方法包括：
S202
‑1：使用能量评估部件计算加速器芯片运行能耗；
S202
‑2：基于所述加速器芯片运行能耗，使用时延评估部件计算加速器芯片运行耗时；
S202
‑3：基于所述加速器芯片运行耗时和预设权重比例，综合计算加速器芯片设计参数的性能评分，即评估部件计算评分
。5.
根据权利要求2所述的深度学习加速器芯片的参数化设计方法，其特征在于，所述
S3
中，基于加速器芯片架构的最优化设计参数，完成加速器架构设计的方法包括：利用最优化加速器芯片设计参数，在预设的加速器芯片架构模板上进行调整，使得计算阵列尺寸
、
计算单元互联方式
、
全局寄存器容量
、
计算单元局部寄存器尺寸
、
计算单元处理位宽
、
计算单元额外计算逻辑最大化地提升加速器芯片计算输入的深度学习应用负载时表现出的性能，最终完成深度学习加速器芯片的参数化...

【专利技术属性】
技术研发人员：沈海华，王东宇，
申请(专利权)人：中国科学院大学，
类型：发明
国别省市：