图像传感器及半导体制造工艺制造技术

本发明专利技术公开了一种图像传感器及半导体制造工艺。本发明专利技术实施例关于双重浅沟槽隔离。在关于互补式金属－氧化物－半导体图像传感器技术的不同实施例中，双重ＳＴＩ表示一ＳＴＩ结构位于像素区，而另一ＳＴＩ结构位于周边或逻辑区。每一ＳＴＩ结构的深度取决于每一区中装置的需求及／或隔离容限。在一实施例中，像素区采用ＮＭＯＳ装置且此区的ＳＴＩ结构浅于周边区的ＳＴＩ结构，周边区采用ＮＭＯＳ装置及ＰＭＯＳ装置，具有Ｐ型及Ｎ型阱且需要更佳防护的隔离（即，较深的ＳＴＩ）。取决于实施方式，本发明专利技术不同方法实施例可采用不同数量的掩模层（例如，二或三个）来制作双重ＳＴＩ。本发明专利技术可以降低暗电流漏电，因而改善暗信号效能。

【技术实现步骤摘要】

本专利技术涉及一种半导体装置，尤其涉及一种浅沟槽隔离结构。在不同实施例 中，双重浅沟槽隔离结构使用于高效能的互补式金属-氧化物-半导体(complementary metal-oxide-semiconductor, CMOS) HK象^专胃^!!。
技术介绍
CMOS图像传感器(CMOS image sensor，CIS)使用于包含数字相机的应用中。在 半导体技术中，图像传感器用于感测投射至半导体基底的光线。一般来说，这些装置利用了 包含光电二极管及其他元件(例如，晶体管)的有源像素(active pixel)阵列(即，图像 传感元件或单元)，将图像转为数字数据或电子信号。CIS产品通常包含一像素区及一周边 区。浅沟槽隔离(shallow trench isolation，STI)为集成电路的特征部件，用以防 止相邻的半导体部件之间的漏电流。许多方法对于CIS中像素阵列区及周边区均采用单一 STI结构。也即，像素阵列区及周边区中STI的深度为相同的。暗电流为像素在未照光的情形下所产生的有害电流。对应暗电流的信号可称为暗 信号(dark signal) 0暗电流的来源包含硅晶片内的杂质，其可因为制造工艺技术及像素 区的内生热(heat buildup)而对硅晶晶格造成损害。过量的暗电流会产生漏电流并造成 图像退化及不佳的装置效能。当像素尺寸缩减(例如，先进的CIS)，对于暗电流漏电容限 (tolerance)也必须降低。
技术实现思路
为了解决现有技术的问题，本专利技术一实施例揭示一种图像传感器，包括一基底， 具有一像素区及一周边区；一第一隔离结构，形成于像素区，其中第一隔离结构包括一第一 沟槽，其具有一第一深度；以及一第二隔离结构，形成于周边区，其中第二隔离结构包括一 第二沟槽，其具有一第二深度。第二深度大于该第一深度。本专利技术一实施例揭示一种半导体制造工艺，包括提供一基底，其具有一像素区及 一周边区；在基底上形成一掩模层；进行光学图案化，以在像素区定义一第一浅沟槽隔离 结构且在周边区定义一第二浅沟槽隔离结构；蚀刻掩模层及基底，以形成具有一第一深度 的第一及第二浅沟槽隔离结构；以及对像素区进行保护，以蚀刻第二浅沟槽隔离结构至一 第二深度，其中第二深度大于第一深度。本专利技术另一实施例揭示一种半导体制造工艺，包括提供一基底，其具有一像素区 及一周边区；在基底上形成一掩模层；进行一第一光学图案化，以在像素区定义一第一浅 沟槽隔离结构；蚀刻掩模层及该基底，以形成第一浅沟槽隔离结构，其具有一第一深度；进 行一第二光学图案化，以对像素区进行保护，且在周边区定义一第二浅沟槽隔离结构；以及 蚀刻掩模层及基底，以形成第二浅沟槽隔离结构，其具有一第二深度，且第二深度大于该第 一深度。4本专利技术又另一实施例揭示一种半导体制造工艺，包括提供一基底，其具有一像素 区及一周边区；在基底上形成一掩模层；形成一第一开口图案，以在像素区定义一第一浅 沟槽隔离结构，且形成一第二开口图案，以在周边区定义一第二浅沟槽隔离结构；通过第一 及该第二开口图案来蚀刻该掩模层；对周边区进行保护，以通过第一开口图案来蚀刻基底， 而形成第一沟槽隔离结构，其具有一第一深度；以及对像素区进行保护，以通过第二开口 图案来蚀刻基底，而形成第二沟槽隔离结构，其具有一第二深度，且第二深度大于该第一深 度。本专利技术实施例可具有一个或多个特征及/或优点的组合。这些实施例降低暗电流 漏电，因而改善暗信号效能。附图说明图1示出可采用本专利技术实施例的图像传感器剖面示意图；图2示出根据本专利技术第一实施例的图像传感器制造方法流程图；图3A至图3K示出对应于图2中区块的图像传感器剖面示意图；图4示出根据本专利技术第二实施例的图像传感器制造方法流程图；图5A至图5F示出对应于图4中区块的图像传感器剖面示意图；图6示出根据本专利技术第三实施例的图像传感器制造方法流程图；。图7A至图71示出对应于图6中区块的图像传感器剖面示意图。其中，附图标记说明如下100 图像传感器；110 像素阵列区；111 光电二极管；120 周边区；130 基底；140 后段工艺区；150 (彩色)滤光片；200、400、600 流程图；225、2105 氧化层；235 硬式掩模层；245、275、425、455、625、655、685 光致抗蚀剂层；246-1、246-2、426-1、456-2、626-1、626-2 开口 ；1310-1、1310_2 浅沟槽隔离结构；1410-1、1410-2 金属层；D1、D2 深度；210、220、230、240、250、260、270、280、290、2100、2110、410、420、430、440、450、 460、610、620、630、640、650、660、670、680、690 区块；310、320、330、340、350、360、370、380、390、3100、3110、510、520、530、540、550、 560、710、720、730、740、750、760、760、770、780、790 图像。具体实施例方式以下以特定语法配合附图来说明本专利技术的实施例。然而仍可轻易了解本专利技术的范 围并非局限于此。任何本领域普通技术人员当可作出任何对于所述实施例的更动及润饰以 及本文所述专利技术原理的任何进一步应用。本文不同实施例中有重复使用的附图标记，然而 即使附图标记相同，也不一定需要将一实施例的特征加诸于另一实施例。双重浅沟槽隔离(STI)图1示出根据本专利技术实施例的图像传感器100剖面示意图。图像传感器100包括 一像素阵列区110、一周边区120、一基底(例如，硅)130、一后段工艺区140及滤光片150。 以下以图像传感器100作为说明，然而本专利技术实施例可实施于其他装置，例如有源像素传 感器(active pixel sensor)、电荷耦合元件(charge coupled device, CCD)传感器等等、 埋入式装置(例如，动态随机存取存储器(dynamic random access memory,DRAM))以及只 采用单一 STI结构会有漏电流产生的装置。图像传感器100可为前照式(front-side illuminated,FSI)或背照式(backside illuminated,BSI)传感器。任何本领域普通技术人员可以理解的是在FSI技术中，光线由 晶片的前表面所发出而在BSI技术中则由晶片的背表面所发出。本专利技术的实施例可实施于 FSI及BSI 二工艺。如公知像素区，像素阵列区110通常包括排列成阵列的像素(未示出)，其中每一 像素可包括各种装置(例如，晶体管)。像素阵列区110也可包括各种元件，例如光检测器 (未示出)等。此处为了简化图示说明，图1中仅示出光电二极管111。光电二极管111感 测通往像素的光量并记录光线的强度或亮度等等。像素阵列区110可用于吸收光线并产生 光电荷或光电子，其收集且聚积于光检测器(例如，光电二极管111)的感光区。一般来说， 像素阵列区110内的晶体管(未示出)包括不同的晶体管类型，例如重置(reset)晶体管、 源极追随(source-follower)晶体管、转换(transfer)晶体管本文档来自技高网...

【技术保护点】
一种图像传感器，包括：一基底，具有一像素区及一周边区；一第一隔离结构，形成于该像素区，其中该第一隔离结构包括一第一沟槽，其具有一第一深度；以及一第二隔离结构，形成于该周边区，其中该第二隔离结构包括一第二沟槽，其具有一第二深度；其中该第二深度大于该第一深度。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：林政贤，杨敦年，刘人诚，庄俊杰，简荣亮，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]