半导体器件及其制备方法技术

本申请提供了一种半导体器件及其制备方法，半导体器件可以包括依次层叠设置的衬底

【技术实现步骤摘要】
半导体器件及其制备方法


[0001]本申请涉及半导体
，尤其涉及一种半导体器件
、
电子芯片
、
电子设备及半导体器件的制备方法
。

技术介绍

[0002]随着科技的发展，包括半导体器件
(
如场效应晶体管等
)
的电子芯片在手机
、
平板电脑等电子设备中得到了广泛的应用
。
半导体器件可以包括层叠设置的衬底
、
外延层和介质层等
。
其中，衬底可以含有硅
、
砷
、
碳等元素，外延层可以含有镓
、
氮
、
铝等元素，介质层可以含有硅
、
氧
、
氮等元素
。
由于介质层包含的材料决定了介质层的绝缘性，进而影响半导体器件的静态功耗
。
[0003]因此，如何降低半导体器件的静态功耗低成了亟需解决的技术问题
。

技术实现思路

[0004]本申请提供了一种半导体器件
、
电子芯片
、
电子设备及半导体器件的制备方法，能够提高第一介质层的绝缘性，减小半导体器件的静态电流，进而降低半导体器件的静态功耗
。
[0005]第一方面，本申请提供了一种半导体器件，可以包括衬底
、
外延层
、
第一介质层和第二介质层
。
衬底
、
外延层
、
第一介质层和第二介质层可以依次层叠设置
。
[0006]其中，第一介质层可以包含第一材料，第二介质层可以包含第二材料
。
[0007]进一步地，第一材料含有的元素和第二材料含有的元素可以不完全相同
。
也就是说，第一材料含有的元素和第二材料含有的元素可以部分相同，或者完全不同
。
[0008]更进一步地，第一材料可以含有铝元素，第二材料可以含有硅元素
。
[0009]本申请提供的半导体器件中，第一介质层包含的第一材料含有的元素和第二介质层包含的第二材料含有的元素不完全相同，第一介质层包含含有铝元素的第一材料，第二介质层包含含有硅元素的第二材料，能够增大第一介质层的相对介电常数
(
也可以称为相对电容率
)
，进而提高第一介质层的绝缘性，减小半导体器件的静态电流，降低半导体器件的静态功耗
。
[0010]在一种可能的实现方式中，第一材料可以为氧化铝或者氮化铝
。
第二材料可以为氧化硅
、
氮化硅或氮氧化硅
。
当然，第一材料还可以为含有铝元素的其他材料，第二材料还可以为含有硅元素的其他材料，本申请不做限定
。
[0011]在另一种可能的实现方式中，在第一材料含有铝元素的基础上，第二介质层可以不含有铝元素
。
也就是说，第一介质层可以含有铝元素，第二介质层可以含有硅元素，但第二介质层可以不含有铝元素
。
[0012]在又一种可能的实现方式中，第一介质层的厚度可以为
5nm
～
30nm。
第二介质层的厚度可以为
100nm
～
300nm。
当然，第一介质层和第二介质层分别还可以为其他厚度范围，本申请不做限定
。
[0013]在再一种可能的实现方式中，外延层包含的材料含有的元素与衬底包含的材料含有的元素可以不完全相同
。
也就是说，外延层包含的材料含有的元素与衬底包含的材料含有的元素可以部分不同，也可以完全不同
。
于是，外延层可以叫作异质外延
。
[0014]第二方面，本申请提供了一种电子芯片，可以包括无源器件和上述第一方面及其可能的实现方式提供的半导体器件
。
其中，无源器件可以与半导体器件电连接
。
[0015]在一种可能的实现方式中，无源器件可以包括电阻
、
电容等，本申请对无源器件不做限定
。
[0016]第三方面，本申请提供了一种电子设备，可以包括电路板和上述第二方面及其可能的实现方式提供的电子芯片
。
其中，电子芯片可以设置在电路板
。
[0017]第四方面，本申请提供了一种半导体器件的制备方法
。
其中，半导体器件可以包括依次层叠设置的衬底
、
外延层
、
第一介质层和第二介质层
。
制备方法可以包括：对第二介质层进行光刻，形成掩膜层
。
根据掩膜层，对第二介质层进行刻蚀，并去除掩膜层，形成第一凹槽
。
根据第一凹槽，对第一介质层进行腐蚀，形成第二凹槽
。
[0018]其中，第一介质层可以包含第一材料，第二介质层可以包含第二材料
。
[0019]进一步地，第一材料含有的元素和第二材料含有的元素可以不完全相同
。
也就是说，第一材料含有的元素和第二材料含有的元素可以部分相同，或者完全不同
。
[0020]更进一步地，第一材料可以含有铝元素，第二材料可以含有硅元素
。
[0021]在一种可能的实现方式中，对第二介质层进行光刻，形成掩膜层，可以包括：在第二介质层表面涂光刻胶，并按照预设烘烤温度和预设烘烤时间对涂有光刻胶的第二介质层进行烘烤
。
按照预设曝光时间，对烘烤后的第二介质层进行曝光
。
采用显影液，并按照预设显影时间对曝光后的第二介质层进行显影，形成掩膜层
。
[0022]进一步地，光刻胶可以为正胶或者负胶
。
其中，对于正胶，曝光区域的光刻胶可以溶解，也就是说正胶在曝光区域显影
。
对于负胶，非曝光区域的光刻胶可以溶解，也就是说负胶在非曝光区域显影
。
[0023]在一示例中，预设烘烤温度可以为
90℃
～
120℃
，预设烘烤时间可以为
3min
～
5min。
当然，预设烘烤温度还可以为其他温度范围，预设烘烤时间还可以为其他时间范围，本申请不做限定
。
[0024]在另一示例中，预设曝光时间可以为
100ms
～
300ms
，预设显影时间可以为
40s
～
70s。
当然，预设曝光时间和预设显影时间还可以分别为其他时间范围，本申请不做限定
。
[0025]在又一示例中，显影液可以为四甲基氢氧化铵
。
当然，显影液还可以为其他类型，本申请不做限定
。
[0026]在一种可能的实现方式中，根据掩膜层，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种半导体器件，其特征在于，包括依次层叠设置的衬底
、
外延层
、
第一介质层和第二介质层；所述第一介质层包含第一材料，所述第二介质层包含第二材料；所述第一材料含有的元素和所述第二材料含有的元素不完全相同，所述第一材料含有铝元素，所述第二材料含有硅元素
。2.
根据权利要求1所述的半导体器件，其特征在于，所述第一材料为氧化铝或者氮化铝；所述第二材料为氧化硅
、
氮化硅或氮氧化硅
。3.
根据权利要求1或2所述的半导体器件，其特征在于，所述第二材料不含有铝元素
。4.
根据权利要求1至3中任一项所述的半导体器件，其特征在于，所述第一介质层的厚度为
5nm
～
30nm
；所述第二介质层的厚度为
100nm
～
300nm。5.
根据权利要求1至4中任一项所述的半导体器件，其特征在于，所述外延层包含的材料含有的元素与所述衬底包含的材料含有的元素不完全相同
。6.
一种半导体器件的制备方法，所述半导体器件包括依次层叠设置的衬底
、
外延层
、
第一介质层和第二介质层，其特征在于，所述制备方法包括：对第二介质层进行光刻，形成掩膜层；根据所述掩膜层，对所述第二介质层进行刻蚀，并去除所述掩膜层，形成第一凹槽；根据所述第一凹槽，对所述第一介质层进行腐蚀，形成第二凹槽；所述第一介质层采用第一材料，所述第二介质层采用第二材料；所述第一材料含有的元素和所述第二材料含有的元素不完全相同，所述第一材料含有铝元素，所述第二材料含有硅元素
。7.
根据权利要求6所述的制备方法，其特征在于，所述对第二介质层进行光刻，形成掩膜层，包括：在所述第二介质层表面涂光刻胶，并按照预设烘烤温度和预设烘烤时间对涂有光刻胶的所述第二介质层进行烘烤；按照预设曝光时间，对烘烤后的所述第二介质层进行曝光；采用显影液，并按照预设显影时间对曝光后的所述第二介质层进行显影，形成所述掩膜层
。8.
根据权利要求7所述的制备方法，其特征在于，所述根据所述掩膜层，对所述第二介质层进行刻蚀，并去除所述掩膜层，形成第一凹槽，包括：根据所述掩膜层，采用干法刻蚀工艺对所述第二介质层进行刻蚀，得到刻蚀后的所述第二介质层；采用去胶剂去除刻蚀后的所述第二介质层表面的所述掩膜层，形成所述第一凹槽
。9.
根据权利要求7所述的制备方法，其特征在于，所述干法刻蚀工艺包括反应离子刻蚀工艺
、
电感耦合等离子体刻蚀工艺
、
先进氧化物刻蚀工艺中的任意一项；所述去胶剂包括丙酮
、
异丙醇
、
无水乙醇
、N
‑
甲基吡咯烷酮中的任意一种或多种
。10.
根据权利要求6至9中任一项所述的制备方法，其特征在于，所述根据所述第一凹槽，对所述第一介质层进行腐蚀，形成第...

【专利技术属性】
技术研发人员：苏帅，冯鹏，韩明涛，李皓天，何林峰，武龙，魏巍，张亚文，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：