一种高密度测试芯片的超高速测试系统技术方案

本实用新型专利技术提供一种高密度测试芯片的超高速测试系统，至少包括函数发生器

【技术实现步骤摘要】
一种高密度测试芯片的超高速测试系统


[0001]本技术属于半导体设计和生产的
，尤其涉及一种高密度测试芯片的超高速测量方法及其测试系统
。

技术介绍

[0002]传统半导体制造通常是通过短程测试芯片来测试获取生产工艺的缺陷率和成品率，根据在晶圆内放置位置的不同，可以分为两类：独立测试芯片
(MPW)
和放置在划片槽内的测试芯片
(Scribe line)。
独立测试芯片的面积较大，需要占据一个芯片的位置，这样就相当于半导体制造厂商需要支付这一部分面积掩模的制造费用
。
划片槽是晶圆上切割芯片时预留的空间，将测试芯片放置于划片槽，可以不占据芯片的位置，这使得半导体制造厂商不需要承担昂贵的掩模费用，节省了大量的成本
。
[0003]其中特别是超高密度的测试芯片，客观上也要求与之匹配的超高速测试
。
传统测试系统需要花费巨量时间完成测试，这根本无法满足实际需求
。
目前每条
module(
测试单元
)
中摆放数万至数十万个
test key(
测试结构
/
测试单元
)
，如图1所示，通过时钟信号
(CLK)
端口电平切换
(
从低电位提升到高电位
)
进行地址切换，从而实现被测
test key
的切换，并且在
DF
等端口进行量测，得到被测
test
‑
key
的电性参数
。
[0004]现有测试方式通过常规测试算法实现，即：
CLK
通入一个脉冲，
DF
使用
SMU
测量，如此循环往复，直至所有
test key
测完
。
例如现有公开了一种高密度测试芯片及其测试系统及其测试方法
(ZL201611260100.3)
，地址寄存器输入端连接焊盘
RST、
焊盘
SEN、
焊盘
SI、
焊盘
AEN
和焊盘
CLK
，第二个源测量单元连接焊盘
BF、
焊盘
SF、
焊盘
GF、
焊盘
GL、
焊盘
DF
和焊盘
DL
，函数发生器连接地址寄存器，通过测试算法实现函数发生器向焊盘
CLK
通入一个脉冲，函数发生器在一个脉冲周期后向第二个源测量单元发生触发信号，第二个源测量单元通过焊盘
DF
进行测量
。
[0005]此种测试系统的架构设计，在测试过程中完全通过算法命令控制实现，其中每一步都涉及软硬件通信
、
硬件初始化等步骤，因此整个测试过程十分漫长，例如，一条包含
327K
个
test
‑
key
的
denseArray module
，如果用此方法测量
full
‑
map
，大约需要5天时间；而且还容易产生测试数据错位等问题
。

技术实现思路

[0006]为达上述之一或部分或全部目的或是其他目的，本技术一方面提供一种高密度测试芯片的超高速测试系统，可支持函数发生器和
SMU
同步触发以及
SMU
连续采样，通过硬件触发配合
SMU
连续采样的方式实现超高速测试，能实现测试效率的大幅提高
。
[0007]本技术的其他目的和优点可以从本技术所揭露的技术特征中得到进一步的了解
。
[0008]一种高密度测试芯片的超高速测试系统，至少包括函数发生器
、
源测量单元
、
可编程逻辑器件；所述可编程逻辑器件用于获取测试算法的触发信号并传递至所述函数发生器
与所述源测量单元；同步触发函数发生器和源测量单元分别产生
CLK
信号和
DF
信号；所述函数发生器连接有地址寄存器，所述地址寄存器根据
CLK
信号切换地址；所述源测量单元被配置为根据同步触发的
DF
信号进行连续采样，每个地址对应多个采样数据
。
[0009]所述测试系统包括同步触发模块
、
时钟模块；所述同步触发模块设置于所述可编程逻辑器件与所述函数发生器之间，所述可编程逻辑器件获取测试算法的触发信号传递至所述函数发生器；所述同步触发模块被配置为控制所述函数发生器和所述时钟模块分别同步产生不同频率的
CLK
信号和时钟信号；所述时钟模块被配置为将其产生的时钟信号传递至所述源测量单元产生同步触发的
DF
信号
。
[0010]所述源测量单元被配置为进行连续采样的采样频率与地址切换频率设置成倍数关系；每个地址对应一个或多个所述采样数据，从所述采样数据中分析得到每个地址对应的有效测量值
。
[0011]所述源测量单元被配置为进行连续采样的采样频率是地址切换频率的两倍以上
。
[0012]所述触发信号包括
CLK
信号的频率参数
、
所述源测量单元的采样连续时间
。
[0013]所述可编程逻辑器件包括：现场可编程逻辑门阵列
FPGA。
[0014]所述测试系统包括数据处理单元，用于从采样数据中确定每个地址对应的有效测量值
。
[0015]与现有技术相比，本技术的有益效果主要包括：
[0016]本技术高密度测试芯片的超高速测试系统通过硬件同步触发实现，将地址切换和源测量单元的测试解除关联实现并行触发运行，只需要在测试最开始阶段进行软硬件通信
、
硬件初始化等步骤，无需在每测量完一个待测器件后测量另外一个待测器件之前进行测试算法读取
、
设置，省去原有的通信等环节，可有效提供测试速度和降低错误率
。
具体地，通过高密度测试芯片的超高速测试系统实现的超高速测试，速度可提升到
2K/sec
，甚至可达到
40K/sec
，对比传统测试方法，测试效率提升
100
～
4000
倍
。
[0017]本技术的高密度测试芯片的超高速测试系统通过在一个地址切换的周期内源测量单元连续采样多次，从而可采集大量数据，通过后期数据处理来保证几乎不会有
test key
被漏测且获得稳定的测量值
。
[0018]为让本技术的上述和其他目的
、
特征和优点能更明显易懂，下文特举优选实施本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种高密度测试芯片的超高速测试系统，其特征在于，至少包括函数发生器
、
源测量单元
、
可编程逻辑器件；所述可编程逻辑器件用于获取测试算法的触发信号并传递至所述函数发生器与所述源测量单元；同步触发函数发生器和源测量单元分别产生
CLK
信号和
DF
信号；所述函数发生器连接有地址寄存器，所述地址寄存器根据
CLK
信号切换地址；所述源测量单元被配置为根据同步触发的
DF
信号进行连续采样，每个地址对应多个采样数据
。2.
根据权利要求1所述高密度测试芯片的超高速测试系统，其特征在于，包括同步触发模块
、
时钟模块；所述同步触发模块设置于所述可编程逻辑器件与所述函数发生器之间，所述可编程逻辑器件获取测试算法的触发信号传递至所述函数发生器；所述同步触发模块被配置为控制所述函数发生器和所述时钟模块分别同步产生不同频率的
CLK
信号和时钟信号；所述时钟模块被配置为将其产生的时钟信号传递至所述源...

【专利技术属性】
技术研发人员：成家柏，陈巍，杨璐丹，蓝帆，
申请(专利权)人：杭州广立微电子股份有限公司，
类型：新型
国别省市：