具有迁移率优化取向的半导体纳米线及其形成方法技术

本发明专利技术涉及具有迁移率优化取向的半导体纳米线及其形成方法。通过对电介质材料层上的半导体层进行光刻图案化来形成分别包含一个半导体链路部分和两个毗连的垫片部分的原型半导体结构。半导体链路部分的侧壁被取向为对于第一类型的半导体结构使空穴迁移率最大并且对于第二类型的半导体结构使电子迁移率最大。通过氧化对半导体结构进行细化，这样对于不同晶向以不同速率减小了半导体链路部分的宽度。半导体链路部分的宽度被预先确定，使得对半导体链路部分的侧壁的不同细化量导致细化后得到的半导体纳米线具有目标亚光刻尺寸。通过补偿对于不同晶面的不同细化速率，对于不同晶向可以形成具有最优亚光刻宽度的半导体纳米线，而不会出现细化不足或过量。

【技术实现步骤摘要】

本专利技术涉及半导体器件，尤其涉及具有迁移率优化取向的半导体纳米线及其制造 方法。
技术介绍
半导体纳米线是指横向侧面尺寸和垂直尺寸在纳米级(10_9米)或数十纳米级的 半导体线。横向侧面尺寸和垂直尺寸一般小于20nm。侧面尺寸限制适用于横向侧面尺寸(宽)和垂向侧面尺寸(高)。半导体纳米线 的纵侧尺寸(长)不受限制，例如可以从lnm到1mm。当半导体纳米线的侧面尺寸小于几十 纳米时，量子力学效应变得显著。因此，半导体纳米线也被称为半导体量子线。半导体纳米线的横向侧面尺寸目前是亚光刻的(Sublith0graphiC)，g卩，不能通过 从单次曝光图案化的光致抗蚀剂进行直接图像转印而被印刷。到2008年为止，可通过光刻 法印刷的最小可印刷尺寸(即临界尺寸)约小于35nm。小于临界尺寸的尺寸被称为亚光刻 尺寸。任何时候，临界尺寸和亚光刻尺寸的范围都是由半导体行业可用的最佳光刻工具来 决定的。通常，临界尺寸和亚光刻尺寸的范围在每个相继的技术节点上减小，并且依据整个 半导体行业采纳的制造标准来确立。通过栅介质和栅电极完整包围半导体纳米线的横截面，半导体纳米线使得沿长度 方向对电荷载流子的控制增强。因为半导体纳米线被完整包围，所以在半导体纳米线器件 中比在鳍式场效应晶体管(finFET)中可更好地控制栅电极沿半导体纳米线的电荷传输。对于高性能的互补金属半导体(CMOS)电路而言，需要导通电流高且截止电流低 的高性能的P型半导体纳米线器件和n型半导体纳米线器件。
技术实现思路
通过对电介质材料层上的半导体层进行光刻图案化来形成分别包含一个半导体 链路部分和两个毗连的垫片部分的原型半导体结构。半导体链路部分的侧壁被取向为对于 第一类型的半导体结构使空穴迁移率最大并且对于第二类型的半导体结构使电子迁移率 最大。通过氧化对半导体结构进行细化，这样对于不同晶向以不同速率减小了半导体链路 部分的宽度。半导体链路部分的宽度被预先确定，使得对半导体链路部分的侧壁的不同细 化量导致细化后得到的半导体纳米线具有目标亚光刻尺寸。通过补偿对于不同晶面的不同 细化速率(thirmingrate)，对于不同晶向可以形成具有最优亚光刻宽度的半导体纳米线， 而不会出现细化不足或过量。根据本专利技术的一个方面，提供了一种半导体结构的形成方法，该方法包括对包括 第一半导体链路部分的第一半导体结构进行图案化，其中第一半导体结构具有相隔第一宽 度wl的第一对侧壁并且具有在氧化环境中有第一氧化速率的第一表面取向；对包括第二 半导体链路部分的第二半导体结构进行图案化，其中第二半导体链路部分具有相隔第二宽 度w2的第二对侧壁并且具有在所述氧化环境中有第二氧化速率的第二表面取向；通过细化第一半导体链路部分来形成具有第三宽度w3的第一半导体纳米线；以及通过细化第二 半导体链路部分来形成具有第四宽度w4的第二半导体纳米线，其中第三宽度w3和第四宽 度w4是亚光刻尺寸。在一个实施例中，第一宽度wl和第三宽度w3之差与第二宽度w2和第四宽度w4 之差的比值R等于第一氧化速率与第二氧化速率之比，即通过公式(wl-w3)/(w2-w4) =R 来确定第一宽度和第二宽度w2，这里R表示第一和第二氧化速率的有效比。R的值是氧 化温度、半导体链路部分的尺寸以及第一和第二表面取向的晶向的函数。R通常取值在0. 1 至10之间。可以通过本领域技术人员已知的方法，例如有限元素氧化模拟来得到R的准确 值。举例来说，如果第一表面取向为，第二表面取向为，并且两个半导体链路部 分具有约70nm的横截面尺寸，那么对于800°C下的蒸气氧化，R值为1. 06。根据本专利技术的另一方面，一种半导体结构包括第一半导体结构和第二半导体结 构。第一半导体结构包括第一半导体纳米线、第一源侧垫片和第一漏侧垫片，其中第一源侧 垫片和第一漏侧垫片中的每一个都毗连第一半导体纳米线并且包括具有第二导电类型的 掺杂的半导体材料，并且其中第一半导体纳米线的中间部分包括所述半导体材料，具有第 一导电类型的掺杂，并具有相隔亚光刻宽度且有第一表面取向的第一对侧壁，其中第二导 电类型与第一导电类型相反。第二半导体结构包括第二半导体纳米线、第二源侧垫片和第 二漏侧垫片，其中第二源侧垫片和第二漏侧垫片中的每一个都毗连第二半导体纳米线并且 包括具有第一导电类型的掺杂的半导体材料，并且其中第二半导体纳米线包括所述半导体 材料、具有第二导电类型的掺杂，并且具有相隔另一亚光刻宽度且有第二表面取向的第二 对侧壁，所述另一亚光刻宽度在所述亚光刻宽度的80%至125%之间，其中第二表面取向 不同于第一表面取向。附图说明图1A是在绝缘层上半导体(S0I)衬底上涂覆且图案化光致抗蚀剂后的示例性半 导体结构的俯视图。图1B是在对应于图1A的步骤处沿B-B’面的该示例性半导体结构的 垂直截面图。图1C是在对应于图1A的步骤处沿C-C’面的该示例性半导体结构的垂直截 面图。图2A是在对半导体链路部分和半导体垫片进行图案化后该示例性半导体结构的 俯视图。图2B是在对应于图2A的步骤处沿B-B’面的该示例性半导体结构的垂直截面图。 图2C是在对应于图2A的步骤处沿C-C’面的该示例性半导体结构的垂直截面图。图3A是在形成绝缘体基座后该示例性半导体结构的俯视图。图3B是在对应于图 3A的步骤处沿B-B’面的该示例性半导体结构的垂直截面图。图3C是在对应于图3A的步 骤处沿C-C’面的该示例性半导体结构的垂直截面图。图4A是在形成半导体纳米线后该示例性半导体结构的俯视图。图4B是在对应于 图4A的步骤处沿B-B’面的该示例性半导体结构的垂直截面图。图4C是在对应于图4A的 步骤处沿C-C’面的该示例性半导体结构的垂直截面图。图5A是在形成栅介质后该示例性半导体结构的俯视图。图5B是在对应于图5A 的步骤处沿B-B’面的该示例性半导体结构的垂直截面图。图5C是在对应于图5A的步骤 处沿C-C’面的该示例性半导体结构的垂直截面图。图6A是在形成栅电极后该示例性半导体结构的俯视图。图6B是在对应于图6A 的步骤处沿B-B’面的该示例性半导体结构的垂直截面图。图6C是在对应于图6A的步骤 处沿C-C’面的该示例性半导体结构的垂直截面图。图7A是在形成中线(M0L)电介质层和触孔后该示例性半导体结构的俯视图。图 7B是在对应于图7A的步骤处沿B-B’面的该示例性半导体结构的垂直截面图。图7C是在 对应于图7A的步骤处沿C-C’面的该示例性半导体结构的垂直截面图。具体实施例方式如上所述，本专利技术涉及具有迁移率优化取向的半导体纳米线及其制造方法，下面 参考附图来详细描述。请注意，用相同的附图标记来表示相同和相应的元件。参考图1A-1C，根据本专利技术的示例性半导体结构包括绝缘层上半导体(S0I)衬底， 该衬底包含柄衬底(handle substrate) 10、埋入式绝缘层20和半导体顶层28。半导体顶 层28包括半导体材料，该材料可以从硅、锗、硅锗合金、硅碳合金、硅锗碳合金、砷化镓、砷 化铟、磷化铟、III-V化合物半导体材料、II-VI化合物半导体材料、有机半导体材料和其他 化合物半导体材料中选择，但不限于这些材料。在一个实施例中，半导体顶层28可包括含 Si半导体材料，例如单本文档来自技高网...

【技术保护点】
一种形成半导体结构的方法，包括：对包括第一半导体链路部分的第一半导体结构进行图案化，其中所述第一半导体结构具有相隔第一宽度ｗ１的第一对侧壁并且具有在氧化环境中有第一氧化速率的第一表面取向；对包括第二半导体链路部分的第二半导体结构进行图案化，其中所述第二半导体链路部分具有相隔第二宽度ｗ２的第二对侧壁并且具有在所述氧化环境中有第二氧化速率的第二表面取向；通过以所述第一氧化速率细化所述第一半导体链路部分来形成具有第三宽度ｗ３的第一半导体纳米线；以及通过以所述第二氧化速率细化所述第二半导体链路部分来形成具有第四宽度ｗ４的第二半导体纳米线，其中所述第三宽度ｗ３和所述第四宽度ｗ４是亚光刻尺寸。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：L塞卡里克，T巴维克兹，D齐达姆巴劳，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]