一种制造技术

本发明专利技术提出一种

【技术实现步骤摘要】
一种n面开沟GPP芯片及其制作方法及应用其的桥式整流器


[0001]本专利技术涉及电子
、
通讯
、
家电
、
汽车等多个领域，尤其是一种
n
面开沟
GPP
芯片及其制作方法及应用其的桥式整流器
。

技术介绍

[0002]通过扩散制作的台面结构的
GPP(Glass Passivation Protect
玻璃钝化保护
)
芯片，就是具有整流作用的二极管芯片
。
此芯片的结构是
P+
‑
N
‑
N+
，主体材料是
N
‑
Si
，在
N
‑
Si
的一侧通过高温扩散掺入
P
型材料硼和铝形成
P+
层，在另一侧通过高温扩散参入
N
型材料磷形成
N+
层
。
该芯片起关键作用的是其中的
P
‑
N
结，
P
型和
N
型的分界处即为结的位置，其特点就是具有单向导通性，即加正向电压，即
P
面加正压
N
面加负压时导通，电流通过；加反向电压，即
P
面加负压
N
面加正压时截止，电流不通
。
台面结构的
GPP
芯片，其
Pr/>‑
N
结在芯片内部，制作要通过开沟的方式先将
P
‑
N
结漏出来，再清洗干净，再用玻璃保护好，这样才能实现其单向导通的功能
。
因为开沟而在硅片表面形成纵横交错的沟槽，导致硅片的厚薄有差异，容易破碎，硅片尺寸越大越容易破碎；现有技术芯片的结构是通过高温扩散来实现的，分为
P+
区
、N
区
、N+
区三部分，如图2和图3所示，其中
Xjp
是硼和铝扩散的深度，称为硼扩结深；
Xjn
是磷扩散的深度，称为磷扩结深；
WD
称为基区宽度；这三者之和即为芯片的厚度
。N
区决定了芯片的反向耐压能力
VBR
和正向压降
VF
的大小；
P+
区是形成
P
‑
N
结的核心，同时表面的高浓度区也容易与表面金属形成欧姆接触，降低
VF
；
N+
区的主要作用是在芯片的表面扩散形成高浓度区，以便与表面金属形成欧姆接触，降低
VF。
现有的扩散方案及技术如下：原硅片清洗，一面磷预沉积
Xjn1
＝
25um
±
10um
，另一面喷砂或磨片清洗，硼铝扩散完成后，再两面表面喷砂或磨片清洗，最终芯片厚度
265um
±
15um
，其中：
Xjp
＝
90um
±
10um
，
Xjn
＝
55um
±
15um
，
WD
＝
120um
±
20um。
[0003]现有的扩散方案及技术中，有以下三点缺陷不利于用大尺寸硅片做
GPP
芯片：
1、
磷预沉积的结深较深，进入硅片的磷原子就多，在硼扩散时继续推进，最终扩散进硅片的磷原子浓度就大，再加上磷原子比硼原子大，硅片容易变形破碎，此点对于大尺寸硅片，比如6～8寸，更是难以克服的困难
。
[0004]2、
从
P
+
面开沟，要达到理想的反向耐压，需要把
P
+
区和部分
N
区显露出来，开沟深度
130um
±
10um
，留底
N
+
区
(55um)
和
N
区
(80um)
共
135um
左右
。
此留底厚度加上
N
+
面的高浓度，硅片更容易变形，硅片尺寸越大变形越严重，不利于后面的
GPP
工艺加工
。
[0005]3、
为了便于后续的加工，基区
WD
留得比较宽，使得
VF
增大，于是增加了正向导通时的功耗
。

技术实现思路

[0006]本专利技术解决了目前在用大尺寸硅片做台面结构的
GPP
芯片时很容易破片，产出率极低，以至于目前很难用大尺寸硅片制作台面结构的
GPP
芯片的问题，提出一种
n
面开沟
GPP
芯片及其制作方法及应用其的桥式整流器，调整芯片的扩散方法和工艺参数改变台面
GPP
芯片的内部结构，可以有效地解决这一问题
。
[0007]为实现上述目的，提出以下技术方案：一种
n
面开沟
GPP
芯片的制作方法，包括以下步骤：以一定扩散深度将磷沉积在
n
型硅一侧或者两侧的表面上；选择需要留磷的一侧，对另一侧进行喷砂或磨片，再进行清洗；在喷砂或磨片面将硼和铝扩散进
n
型硅内形成
PN
结，同时将沉积的磷继续推进到目标深度；进行双面喷砂或磨片及清洗得到扩散好的硅片；设定开沟深度对扩散好的硅片的
n
面进行腐蚀开沟
。
[0008]在4‑8寸大尺寸硅片上制作
GPP
芯片，按照本方法制作，在降低磷原子总量的同时，增加了硼原子进入硅中的总量，硼扩散结深增加了
70
％左右，方块电阻减小了约一半，有效地解决了翘曲的问题，同时有扩散磷硼的平衡，开沟后硅片变形翘曲很小，能够继续后续的加工作业，降低了破损率
。
此外按照本方法制作的
GPP
芯片基区
WD
变窄了，仅为现结构的
70
％左右，能够降低
VF
，也能有效降低芯片的功耗
。
[0009]作为优选，所述扩散深度为
Xjn
＝
13um
±
7um。
[0010]作为优选，所述喷砂或磨片的深度为
13um
±
7um。
[0011]作为优选，在喷砂或磨片面将硼和铝扩散进
n
型硅内形成
PN
结中，硼和铝扩散和磷扩散的目标要求如下：
Xjp
＝
165um
±
30本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种
n
面开沟
GPP
芯片的制作方法，其特征是，包括以下步骤：以一定扩散深度将磷沉积在
n
型硅一侧或者两侧的表面上；选择需要留磷的一侧，对另一侧进行喷砂或磨片，再进行清洗；在喷砂或磨片面将硼和铝扩散进
n
型硅内形成
PN
结，同时将沉积的磷继续推进到目标深度；进行双面喷砂或磨片及清洗得到扩散好的硅片；设定开沟深度对扩散好的硅片的
n
面进行腐蚀开沟
。2.
根据权利要求1所述的一种
n
面开沟
GPP
芯片的制作方法，其特征是，所述扩散深度为
Xjn
＝
13um
±
7um。3.
根据权利要求1所述的一种
n
面开沟
GPP
芯片的制作方法，其特征是，所述喷砂或磨片的深度为
13um
±
7um。4.
根据权利要求1所述的一种
n
面开沟
GPP
芯片的制作方法，其特征是，在喷砂或磨片面将硼和铝扩散进
n
型硅内形成
PN
结，硼和铝扩散和磷扩散的目标要求如下：
Xjp
＝
165um
±
30um
，
Xjn
＝
50um
±
25um
，中间
n
区
WD
＝
85um
±
25um
，
Rsp
＝
0.085
±
0.02
Ω
/￡
，
Rsn
＝
0.7
±
0.5
Ω
/￡
，其中
Xjp
为硼扩结深，
Xjn
为磷扩结深，
WD
为基区宽度，
Rsp
为硼扩方块电阻，
Rsn
为磷扩方块电阻
。5.
根据权利要求4所述的一种
n
面开沟
GPP
芯片的制作方法，其特征是，所述进行双面喷砂或磨片及清洗得到扩散好的硅片具体包括以下步骤：硼扩面去除
10um
±
5um
，磷扩面去除
15um
±
5um
，最终使得扩散好的硅片具备以下要求：
Xjp
＝
155um
±
30um
，
Xjn
＝
35um
±
25um
，中间
n
区
WD
＝
85um
±
25um
，总厚度
275um
±
15um
，其中
Xjp
为硼扩结深，
Xjn
为磷扩结深，
WD
为基区宽度
。6.
根据权利要求1所述的一种
n
面开沟
GPP
芯片的制作方法，其特征是，所述设定开沟深度对扩散好的硅片的
n
面进行腐蚀开沟具体包括以下步骤：将光刻胶覆盖在扩散好的硅片的两面上，并将
n
面需要腐蚀开沟的部位露出；对硅片的
n
面露出的部位进行腐蚀开沟，直至达到设定的开沟深度
。...

【专利技术属性】
技术研发人员：王坚红，
申请(专利权)人：常山弘远电子有限公司，
类型：发明
国别省市：