一种制造技术

本发明专利技术涉及一种

【技术实现步骤摘要】
一种TDOA基站设备中参考VCXO在线自校准方法


[0001]本专利技术属于频率校准
，具体涉及一种
TDOA
基站设备中参考
VCXO
在线自校准方法
。

技术介绍

[0002]TDOA
是一种无线定位技术，其通过测量目标信号到达不同基站的时间差，联合各基站的位置信息，解算目标位置
。
通常信号到达各基站的时差，是通过计算各基站采样信号的互相关获得的
。
因此，必须保证各基站上参考晶振的频率精度，从而保证时差计算精度，进而提高目标的定位精度
。
[0003]晶振的频率精度与器件的生产制作工艺
、
工作电压和环境温度等因素有关
。
一种改善方案是采用精确的温度控制技术，如恒温腔
、
温度补偿等，在一定程度上抑制温度变化造成的晶振频率波动
。
但是通常这类晶振的成本较高，同时依然无法避免工作电压
、
制作工艺等不稳定性造成晶振频率漂移
。
另一种方案是采用压控晶振
(VCXO)
，其输出频率受到调谐电压控制，通过不断调整电压维持准确的晶振频率，其成本相对较低
。
但是目前
VCXO
通常在设备调试时，通过频率计等仪器设备，完成单次校准，后续设备需要定期校准维护，又额外增加了不必要的成本
。
[0004]因此，研究
VCXO
频率在线自校准技术具有十分重要的现实意义
。

技术实现思路

[0005]为了解决上述技术问题，本专利技术的目的在于提供一种
TDOA
基站设备中参考
VCXO
在线自校准方法，该方法校准精度高，成本低
。
[0006]为了实现上述专利技术目的，本专利技术采用以下技术方案：
[0007]一种
TDOA
基站设备中参考
VCXO
在线自校准方法，所述
TDOA
基站包括有源天线
、
信号采集处理板，以及均与信号采集处理板连接的授时模块
、
电源模块及外置的无线网桥
、
接收天线；所述有源天线与授时模块连接，所述授时模块为信号采集处理板提供
PPS
秒脉冲信号，所述电源模块为信号采集处理板供电，所述信号采集处理板包括射频收发
SOC
芯片
、VCXO、FPGA
处理控制模块
、
数模转换器以及稳压电源，
FPGA
处理控制模块利用授时模块提供的
PPS
秒脉冲信号，且通过
PPS
信号每秒钟产生的一个上升沿，触发
FPGA
处理控制模块对
VCXO
的频率偏差进行一次检测，一但检测到
VCXO
的频率偏差超出预设值，
FPGA
处理控制模块会更新数模转换模块的数字控制字，产生
SPI
控制时序，控制数模转换模块产生新的输出电压，调谐
VCXO
频率，使其偏差减小，直至满足预设条件
。
[0008]作为优选方案，所述
FPGA
处理控制模块包括
CMT
模块
、
计数模块
、PPS
检测模块和
DA
接口模块，所述
PPS
检测模块是一个边沿检测电路，检测输入
PPS
信号的上升沿，并输出上升沿脉冲信号
PPE
，所述
CMT
模块是一个时钟管理单元，将
VCXO
的输出信号
REF
倍频为较高频率的数字时钟信号
CLK
，其频率记为
FCLK
，作为计数模块
、PPS
检测模块和
DA
接口模块的工作时钟；所述计数模块是一个计数器电路，且在数字时钟信号
CLK
驱动下，受
PPS
检测模块输出的
PPS
信号上升沿脉冲信号
PPE
触发，复位计数初始值为0，并自加一计数，直至下一秒的
PPE
信号到来时，重复上述行为；每秒钟产生的最大计数值记为
N
，而精确频率对应的理论计数值为
FCLK
‑1，此时频率偏差引起的计数值偏差
CDEV
＝
FCLK
‑1‑
N
；所述
DA
接口模块将计数偏差值
CDEV
转换为数模转换器的数字控制字，并生成对应控制接口时序输出，完成数模转换器的控制
。
[0009]作为优选方案，所述授时模块提供的
PPS
秒脉冲信号需要进行单比特信号同步，通过触发器对
PPS
延迟两个时钟，得到
PPS1
和
PPS2
，其中
PPS2
信号为已经同步到
CLK
时钟域的信号，并且对
PPS2
信号用触发器再延迟一个时钟，得到
PPS3
信号，将
PPS2
信号与
PPS3
反信号进行逻辑相与操作得到上升沿脉冲信号
PPE。
[0010]作为优选方案，所述
DA
接口模块将
CDEV
转换为数模转换器数字控制字的方法有两种，一是采用二分法逐步迭代，二是采用模型法快速预置并迭代
。
[0011]作为优选方案，所述二分法的步骤如下：
[0012]a)、
初始化数模转换器控制字的高值
VCWH
为最大值，低值
VCWL
为最小值；
[0013]b)、
设置数模转换器控制字
VCW
＝
(VCWH+VCWL)/2
；
[0014]c)、
根据计数值偏差
CDEV
更新
VCWH
或
VCWL
；
[0015]d)、
重复步骤
b
和
c
，直至
CDEV
落入预设范围
δ
内为止
。
[0016]作为优选方案，所述模型法的步骤如下：
[0017]a)、
预先通过手册知晓
VCXO
的输出频率和控制电压的关系以及数模转换器输出电压和控制字之间的关系；
[0018]b)、
根据计数值偏差
CDEV
，计算出频率偏差
FDEV
；
[0019]c)、
通过
VCXO...

【技术保护点】

【技术特征摘要】
1.
一种
TDOA
基站设备中参考
VCXO
在线自校准方法，其特征在于，所述
TDOA
基站包括有源天线
、
信号采集处理板，以及均与信号采集处理板连接的授时模块
、
电源模块及外置的无线网桥
、
接收天线；所述有源天线与授时模块连接，所述授时模块为信号采集处理板提供
PPS
秒脉冲信号，所述电源模块为信号采集处理板供电，所述信号采集处理板包括射频收发
SOC
芯片
、VCXO、FPGA
处理控制模块
、
数模转换器以及稳压电源，
FPGA
处理控制模块利用授时模块提供的
PPS
秒脉冲信号，且通过
PPS
信号每秒钟产生的一个上升沿，触发
FPGA
处理控制模块对
VCXO
的频率偏差进行一次检测，一但检测到
VCXO
的频率偏差超出预设值，
FPGA
处理控制模块会更新数模转换模块的数字控制字，产生
SPI
控制时序，控制数模转换模块产生新的输出电压，调谐
VCXO
频率，使其偏差减小，直至满足预设条件
。2.
根据权利要求1所述的一种
TDOA
基站设备中参考
VCXO
在线自校准方法，其特征在于，所述
FPGA
处理控制模块包括
CMT
模块
、
计数模块
、PPS
检测模块和
DA
接口模块，所述
PPS
检测模块是一个边沿检测电路，检测输入
PPS
信号的上升沿，并输出上升沿脉冲信号
PPE
，所述
CMT
模块是一个时钟管理单元，将
VCXO
的输出信号
REF
倍频为较高频率的数字时钟信号
CLK
，其频率记为
FCLK
，作为计数模块
、PPS
检测模块和
DA
接口模块的工作时钟；所述计数模块是一个计数器电路，且在数字时钟信号
CLK
驱动下，受
PPS
检测模块输出的
PPS
信号上升沿脉冲信号
PPE
触发，复位计数初始值为0，并自加一计数，直至下一秒的
PPE
信号到来时，重复上述行为；每秒钟产生的最大计数值记为
N
，而精确频率对应的理论计数值为
FCLK
‑1，此时频率偏差引起的计数值偏差
CDEV
＝
FCLK
‑1‑
N
；所述
DA
接口模块将计数偏差值
CDEV
转换为数模转换器的数字控制字，并生成对应控制接口时序输出，完成数模转换器的控制
。3.
根据权利要求1所述的一种
TDO...

【专利技术属性】
技术研发人员：顾汉清，江平，苏力晟，冯建杰，周鑫，夏裕欢，于晔峰，
申请(专利权)人：浙江嘉科电子有限公司，
类型：发明
国别省市：