存储装置和包括能够与主机电路电连接的存储装置的系统制造方法及图纸

提供一种提高实际数据和检错码的读出和写入效率的存储装置和包括能够与主机电路电连接的存储装置的系统。存储装置包括：非易失性的存储器单元阵列；以及存储器控制电路，其以Ｎ比特（Ｎ为２以上的预定整数）的访问单位执行存储器单元阵列的数据写入和数据读出。存储器单元阵列包括可改写区域以及只读区域。可改写区域以使构成访问单位的Ｎ比特中包含实际数据和检错码双方的方式构成。只读区域被划分成构成访问单位的Ｎ比特中包含实际数据的实际数据区域、以及构成访问单位的Ｎ比特中包含检错码的检错码区域。

【技术实现步骤摘要】

本专利技术涉及存储装置以及包括能够与主机电路电连接的存储装置的系统。
技术介绍
在作为液体喷射装置的一个示例的喷墨式印制装置上通常安装作为可卸下的液 体容器的墨水容器。在墨水容器中设置有存储装置。在存储装置中例如保存墨水容器内的 墨水余量或墨水颜色等各种信息(专利文献1、2)。设置在印刷装置中的控制装置与墨水容 器的存储装置进行通信。然而，在现有的技术中不太考虑设置在印刷装置中的控制装置与墨水容器的存储 装置之间通信的可靠性。例如由于印刷装置与墨水容器的电接触部分接触不良等，可能会 引起设置在印刷装置中的控制装置与墨水容器的存储装置之间的通信不良。如果在通信不 良的状态下印刷装置继续动作，可能会发生存储装置的存储内容出错等的问题。另一方面，以往，为了确保数据的可靠性，有时利用奇偶校验比特等检错码(专利 文献6)。检错码通常是用于判定实际数据有无错误的码，其被添加在实际数据的末尾。但 是以往存在的问题是，没有依据存储装置的结构来充分探讨如何提高实际数据和检错码的 读出和写入效率。上述的问题不仅限于设置在墨水容器上的存储装置，是与主机电路电连接的存储日本专利公开公报2002-370383号 日本专利公开公报2004-299405号 日本专利公开公报2001-146030号 日本专利公开公报hei-6-226989号 日本专利公开公报2003-112431号； 日本专利公开公报hei-2-68642号。装置中共存的问题。专利文献1专利文献2专利文献3专利文献4专利文献5专利文献
技术实现思路
专利技术要解决的问题本专利技术的第一目的是根据存储装置的结构来提高实际数据和检错码的读出和写 入效率。此外，第二目的是在与主机电路电连接的存储装置中提高与主机电路之间的通信可靠性。用于解决问题的手段本专利技术为了解决上述问题中的至少一部分，可作为以下方式或应用例来实现。一种存储装置，其与主机电路电连接，其中，所述存储装置包括非易失性的存储器单元阵列；以及存储器控制电路，其在与所述主机电路之间收发数据，并且以N比特(N为2以上 的预定整数)的访问单位执行所述存储器单元阵列的数据写入和数据读出，所述存储器单元阵列包括允许数据写入和数据读出双方的可改写区域；以及不 允许数据写入但允许数据读出的只读区域，所述可改写区域以使构成所述访问单位的N比特中包含实际数据和检错码双方 的方式构成，所述只读区域被划分成构成所述访问单位的N比特中包含实际数据的实际数据 区域、以及构成所述访问单位的N比特中包含检错码的检错码区域。根据该结构，可改写区域以使构成访问单位的N比特中包含实际数据和检错码双 方的方式构成，因此当向可改写区域中写入数据时，能够使用该N比特中包含的实际数据 和检错码来执行实际数据的检错。即，当向可改写区域进行数据写入时，能够针对每个作为 访问单位的N比特执行检错。另一方面，只读区域具有“被划分成构成访问单位的N比特中 包含实际数据的实际数据区域、以及构成访问单位的N比特中包含检错码的检错码区域”的 结构，因此不需要进行从读出的N比特中分离出实际数据的处理，能够容易地提取出实际 数据。其结果是，能够提高实际数据和检错码的读出和写入效率。此外，由于将检错码对应 到实际数据，因此能够提高与主机电路之间的通信可靠性。如应用例1所述的存储装置，其中，在所述可改写区域和所述只读区域双方中，所述访问单位的N比特中包含第一数 据和第二数据，所述第二数据与所述第一数据具有预定的逻辑关系，对于通过数据读出而从所述存储器单元阵列读出的所述访问单位的N比特，(i)判定所述访问单位的N比特中包含的所述第一数据和所述第二数据之间的匹 配性，并且(ii)只有在所述第一数据和所述第二数据之间不具有匹配性时才分别对所述第 一数据和所述第二数据执行利用所述检错码的检错。根据该结构，访问单位的N比特中包含具有预定的逻辑关系的第一数据和第二数 据，因此能够通过调查这些第一数据和第二数据的逻辑关系来判定两者的匹配性(逻辑匹 配性)，从而能够提高通过与主机电路进行通信而收发的数据的可靠性。此外，由于只有在 第一数据和第二数据之间不具有匹配性时才分别对第一数据和第二数据执行利用检错码 的检错，因此可提高实际数据和检错码的读出及写入效率。如应用例2所述的存储装置，其中，所述第二数据是将所述第一数据复制了的镜像数据(mirror data),基于所述第一数据与将所述第二数据取反而得的数据的逻辑异或的结果来进行 所述第一数据与所述第二数据之间的匹配性的判定。通过该结构，可利用第一数据和将第一数据取反而得的数据之间的逻辑关系(“反 码”)来容易地判定第一数据和第二数据的匹配性。如应用例2或3所述的存储装置，其中，进行所述检错的结果被判定为所述第一数据和所述第二数据中没有错误的数据 被作为正确的读出数据而使用。通过该结构，当判定出第一数据和第二数据中的一者没有错误时，即便另一者发 生了错误也可得到正确的数据，因此能够提高通过与主机电路进行通信而收发的数据的可靠性。如应用例1至4中任一项所述的存储装置，其中，构成所述访问单位的比特数N是8的整数倍，保存在所述可改写区域中的实际数据不包含8比特的字符码，保存在所述只读区域中的实际数据包含8比特的字符码。根据该结构，由于保存在可改写区域中的实际数据不包含8比特的字符码，因此 即便构成访问单位的N比特以包含实际数据和检错码双方的方式构成，从该N比特中提取 实际数据的处理也不会变复杂。另一方面，由于保存在只读区域中的实际数据包含8比特 的字符码，因此通过采用“被划分成构成访问单位的N比特中包含实际数据的实际数据区 域、以及构成访问单位的N比特中包含检错码的检错码区域”的结构，能够容易地提取实际 数据。如应用例1至5中任一项所述的存储装置，其中，在所述只读区域中，与所述检错码关联的所述实际数据的比特数被设定为多个不 同的值，而并非固定值。根据该结构，对于重要程度相对低的实际数据，能够对更多的比特数赋予检错码， 而对于重要程度相对高的实际数据，能够对更少的比特数赋予检错码，因此能够有效地利 用存储器单元阵列的整个容量。本专利技术能够以各种方式实现，例如能够以以下方式实现可连接到液体喷射装置 的基板；可安装到液体喷射装置的液体容器；从主电路接收应写入数据存储部的数据的方 法；包括主电路和可与主电路脱离的存储装置的系统；液体喷射系统；用于实现这些方法 以及装置的功能的计算机程序；记录有该计算机程序的记录介质等。另外，在本申请文件 中，“存储介质”是指DVD或硬件等实体记录介质。附图说明图1是示出印刷系统的概要结构的说明图2的(A)和(B)是示出实施方式涉及的墨盒的结构的立体图3是印刷头单元的结构说明图4的(A)和(B)是示出实施方式涉及的基板的结构的图5是示出打印机的电气结构的第一说明图6是示出打印机的电气结构的第二说明图7是示出SRAM的输入输出部、时钟发送部、数据收发部的内部结构的框图图8是示意性地示出第一实施方式中的存储区域的存储器映射的图9是示出对存储装置进行访问的总体步骤的流程图10是示意性地示出从存储装置进行读出的读出处理中被接收发送的信号的时 序图；图11是示出墨盒的存储装置中的处理(存储装置侧处理)的处理例程的流程图；图12是示出存储装置本文档来自技高网...

【技术保护点】
一种存储装置，其与主机电路电连接，其中，所述存储装置包括：非易失性的存储器单元阵列；以及存储器控制电路，其在与所述主机电路之间收发数据，并且以Ｎ比特（Ｎ为２以上的预定整数）的访问单位执行所述存储器单元阵列的数据写入和数据读出，所述存储器单元阵列包括：允许数据写入和数据读出双方的可改写区域；以及不允许数据写入但允许数据读出的只读区域，所述可改写区域以使构成所述访问单位的Ｎ比特中包括实际数据和检错码双方的方式构成，所述只读区域被划分成构成所述访问单位的Ｎ比特中包含实际数据的实际数据区域、以及构成所述访问单位的Ｎ比特中包含检错码的检错码区域。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：小杉康彦，
申请(专利权)人：精工爱普生株式会社，
类型：发明
国别省市：JP[日本]