半导体结构制造技术

本发明专利技术提出了一种半导体结构，包括衬底，形成在衬底上的过渡层或绝缘层，依次形成在过渡层或绝缘层上的第一应变宽禁带半导体层、应变窄禁带半导体层、第二应变宽禁带半导体层，以及形成在第二应变宽禁带半导体层之上的栅堆叠，和形成在第一应变宽禁带半导体层、应变窄禁带半导体层和第二应变宽禁带半导体层之中的源极和漏极。该半导体结构不仅能抑制两种ＢＴＢＴ漏电的产生，另外还能在中间的应变窄禁带半导体层（例如应变Ｇｅ层或应变ＳｉＧｅ层）中产生空穴势阱，提高载流子的迁移率，改善器件性能。

【技术实现步骤摘要】

本专利技术涉及半导体制造及设计领域，特别涉及一种半导体结构，更特别地涉及一 种能够抑制MOS器件BTBT (Band-T0-Band Tunneling，带带隧穿)漏电的半导体结构。
技术介绍
随着半导体制造工艺的不断进步，漏电流已经成为了非常关键而且不可忽视的 问题。由于高迁移率的窄禁带半导体材料的禁带宽度比较小，例如Ge的禁带宽度约为 0. 67ev, InSb的禁带宽度约为0. 18eV，其禁带宽度比Si材料的禁带宽度小的多。因此，随 着Ge等高迁移率窄禁带半导体材料的使用，BTBT漏电的问题也变得越来越严重。现有技术存在的缺点是，随着半导体尺寸的不断减小，以及窄禁带半导体材料的 使用，使得BTBT漏电变得越来越严重。
技术实现思路
本专利技术的目的旨在至少解决上述技术缺陷之一，特别是解决BTBT漏电的问题。为达到上述目的，本专利技术一方面提出了一种半导体结构，包括衬底，形成在所述衬 底之上的过渡层或绝缘层，形成在所述过渡层或绝缘层之上的第一应变宽禁带半导体层， 形成在所述第一应变宽禁带半导体层之上的应变窄禁带半导体层，形成在所述应变窄禁带 半导体层之上的第二应变宽禁带半导体层，形成在所述第二应变宽禁带半导体层之上的栅 堆叠，和形成在所述第一应变宽禁带半导体层、应变窄禁带半导体层和第二应变宽禁带半 导体层之中的源极和漏极。该类半导体结构不仅能抑制两种BTBT漏电的产生，另外还能在 中间的应变窄禁带半导体层，例如应变Ge层中产生空穴势阱，提高载流子的迁移率，改善 器件性能。本专利技术另一方面还提出了一种半导体结构，包括衬底，形成在所述衬底之上的过 渡层或绝缘层，形成在所述过渡层或绝缘层之上的第一应变宽禁带半导体层，形成在所述 第一应变宽禁带半导体层之上的应变窄禁带半导体层，形成在所述应变窄禁带半导体层之 上的栅堆叠，和形成在所述第一应变宽禁带半导体层和应变窄禁带半导体层之中的源极和 漏极。该类半导体结构通过增加的第一应变宽禁带半导体层，例如应变Si层，能够有效抑 制在漏端高偏压时源漏结处产生的BTBT漏电，从而减轻BTBT漏电的影响。另外，通过在第 一应变宽禁带半导体层之下的绝缘层能够更好的抑制该类BTBT漏电。本专利技术附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变 得明显，或通过本专利技术的实践了解到。附图说明本专利技术上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变 得明显和容易理解，需要说明的是，本专利技术的附图仅是示意性的，因此没有必要按比例绘 制，其中图1为本专利技术实施例一的半导体结构示意图；图2为本专利技术实施例二的半导体结构示意图；图3为本专利技术实施例三的半导体结构示意图；图4为本专利技术实施例的FinFET结构示意图。具体实施例方式下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附 图描述的实施例是示例性的，仅用于解释本专利技术，而不能解释为对本专利技术的限制。下文的公开提供了许多不同的实施例或例子用来实现本专利技术的不同结构。为了简 化本专利技术的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且 目的不在于限制本专利技术。此外，本专利技术可以在不同例子中重复参考数字和/或字母。这种重 复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此 夕卜，本专利技术提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到 其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之 “上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形 成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。在本专利技术中，对BTBT漏电进行了分析，目前BTBT漏电主要包括漏端高偏压时在源 漏结处产生的BTBT漏电，和GIDL (栅极感应漏极漏电)漏电两类，其中，GIDL漏电是指在 栅漏交叠处，当漏端处于高电位，栅极处于低电位时，产生的BTBT漏电。以下就以具体实施 例的方式进行描述，以下实施例可至少抑制上述两类BTBT漏电中的一种，但需要说明的是 以下实施例仅是实现本专利技术的优选方式，并不是说本专利技术仅能够通过以下实施例实现，本 领域技术人员可对以下实施例中的部分特征做出等同的修改或替换，在不脱离本专利技术思想 的范围内，这些等同的修改或替换均应包含在本专利技术的保护范围之内。实施例一，该实施例通过在Ge、InSb等窄禁带半导体材料的下方增加一层宽禁带半导体层， 从而可抑制漏端高偏压时在源漏结处产生的BTBT漏电。需要说明的是，在本专利技术的本实 施例及以下实施例中，所谓宽禁带半导体材料仅是相对于Ge、InSb等窄禁带半导体材料来 说，例如Si，其自身的禁带宽度并不大，但相对于Ge来说，在本专利技术的各个实施例中Si可被 称为宽禁带半导体材料。如图1所示，为本专利技术实施例一的半导体结构示意图。该半导体结构1000可包 括衬底100，该衬底可为任何半导体衬底材料，包括但不限于硅、锗、锗化硅、SOI (绝缘体上 硅)、碳化硅、砷化镓或者任何III/V族化合物半导体等衬底。该半导体结构1000还可包括形成在衬底100之上的过渡层或绝缘层200。在本发 明的一个实施例中，过渡层200可为驰豫SiGe虚拟衬底层，当然也可采用其他材料作为过 渡层。在本专利技术的另一个实施例中，绝缘层200可包括SiO2等绝缘材料，从而能够更好地 抑制源漏结处产生的BTBT漏电。该半导体结构1000还可包括形成在过渡层或绝缘层200之上的第一应变宽禁带 半导体层400，和形成在该第一应变宽禁带半导体层400之上的应变窄禁带半导体层500。其中，在本专利技术实施例中，宽禁带半导体材料可包括但不限于Si、SiC, GaN, InAlAs、InP或其组合等，窄禁带半导体材料可包括但不限于Ge、InSb,GaAs, InGaAs或其组合等。当然本 领域技术人员还可选择其他材料实现本专利技术，但是在不脱离本专利技术思想的范围内，任何对 上述材料的等同替换也均应包含在本专利技术的保护范围之内。 其中，优选地，在本专利技术的一个实施例中，第一应变宽禁带半导体层400可包括应 变Si层，应变窄禁带半导体层500可包括应变Ge或应变SiGe层。其中，在本专利技术的另一个优选实施例中，第一应变宽禁带半导体层400和应变窄 禁带半导体层500可均包括应变SiGe层，但是应变窄禁带半导体层500中Ge的浓度远大 于第一应变宽禁带半导体层400中Ge的浓度。在此需要说明的是，本领域技术人员应当可 以意识到，在该实施例中第一应变宽禁带半导体层400和应变窄禁带半导体层500也可作 为一层应变SiGe层，通过控制掺杂条件使得该应变SiGe层中上部分的Ge浓度大于下部的 Ge浓度，从而达到与本专利技术相同的技术效果。另外，本领域技术人员还可意识到，上述第一 应变宽禁带半导体层400和应变窄禁带半导体层500也可包括多层的应变SiGe层，或者第 一应变宽禁带半导体层400包括由多层应变Si层和应变SiGe层组成的多层结构，再或者 应变窄禁带半导体层500可包括由多层应变Ge层和应变SiGe层组成的多层结构等等，因 此这些均可认为是对本专利技术上本文档来自技高网...

【技术保护点】
一种半导体结构，其特征在于，包括：衬底；形成在所述衬底之上的过渡层或绝缘层；形成在所述过渡层或绝缘层之上的第一应变宽禁带半导体层；形成在所述第一应变宽禁带半导体层之上的应变窄禁带半导体层；形成在所述应变窄禁带半导体层之上的第二应变宽禁带半导体层；形成在所述第二应变宽禁带半导体层之上的栅堆叠；和形成在所述第一应变宽禁带半导体层、应变窄禁带半导体层和第二应变宽禁带半导体层之中的源极和漏极。

【技术特征摘要】

【专利技术属性】
技术研发人员：王敬，许军，郭磊，
申请(专利权)人：清华大学，
类型：发明
国别省市：11[中国|北京]