互联协议可定义的雷达信号处理系统技术方案

本发明专利技术公开一种互联协议可定义的雷达信号处理系统，包括计算模块、交换模块、交换接口模块以及背板，所述背板上包括并行的SRIO和网络两种数据总线；计算模块通过背板与交换模块互联连接，交换模块通过背板与计算槽位互联，交换接口模块通过背板与交换模块互联。优点：该系统针对雷达信号处理系统中常用的SRIO和网络两种数据总线，基于多协议高速混合背板，采用模块化的设计思路，提出通过FPGA逻辑定义协议转换类型的方式，设计通用的计算模块、交换模块、接口模块以及背板，实现雷达信号处理系统协议接口可定义、处理能力可伸缩、处理流程可变化的通用性要求，交换模块同时支持SRIO3.0和100GE两种数据协议交换并向下兼容，系统可以衍生为主备总线协议，提高系统可靠性。性。性。

【技术实现步骤摘要】
互联协议可定义的雷达信号处理系统


[0001]本专利技术涉及雷达信号处理技术，具体为一种互联协议可定义的雷达信号处理系统。

技术介绍

[0002]SRIO和网络作为常见雷达信号处理系统的数据平面总线，通常需要设计“基于网络的通用计算模块+网络交换模块”和“基于SRIO的嵌入式计算模块+SRIO交换模块”两套系统去适配不同的应用场景，模块种类无法统一，大大降低了系统内的模块互插互换特性。
[0003]为了提高雷达信号处理系统的可靠性，通常采用双星冗余交换体系架构，需要主、备两个交换模块，但受限于6U VPX标准和尺寸结构，实际上每个计算模块也仅有1路数据总线与每个交换模块相连，因此可靠性成本较高。
[0004]综上，亟需选择一种模块化、开放式体系架构设计方法来实现雷达信号处理系统的集成式、多功能和通用化。

技术实现思路

[0005]本专利技术提出一种互联协议可定义的雷达信号处理系统，包括计算模块、交换模块、交换接口模块以及背板，所述背板上包括并行的SRIO和网络两种数据总线；计算模块通过背板与交换模块互联连接，交换模块通过背板与计算槽位互联，交换接口模块通过背板与交换模块互联；计算模块采用处理器+FPGA的架构，处理器上设置多路PCIe接口和SRIO接口，PCIe接口和SRIO接口均与FPGA的MGT相连，计算模块的FPGA分别通过SRIO和网络两种数据总线与交换模块互联；交换模块采用SRIO交换芯片+网络交换芯片的架构，通过背板引出与计算槽位互联的网络接口和SRIO接口；交换接口模块采用FPGA，交换接口模块的FPGA通过光纤接口接收阵面DBF下行RocketIO自定义协议数据，交换接口模块的FPGA通过背板引出与交换模块互联的网络接口和SRIO接口。
[0006]本专利技术的互联协议可定义的雷达信号处理系统，该系统针对雷达信号处理系统中常用的SRIO和网络两种数据总线，基于多协议高速混合背板，采用模块化的设计思路，提出通过FPGA逻辑定义协议转换类型的方式，设计通用的计算模块、交换模块、接口模块以及背板，实现雷达信号处理系统协议接口可定义、处理能力可伸缩、处理流程可变化的通用性要求，交换模块同时支持SRIO3.0和100GE两种数据协议交换并向下兼容，系统可以衍生为主备总线协议，提高系统可靠性。
[0007]对本专利技术技术方案的优选，雷达信号处理系统基于6U VPX总线架构或6U Open VPX总线架构。
[0008]对本专利技术技术方案的优选，背板上的SRIO数据总线支持SRIO2.0和SRIO3.0协议，网络数据总线支持万兆网、40GE和100GE协议。
[0009]对本专利技术技术方案的优选，背板上的SRIO数据总线和网络数据总线互联，衍生为主总线和备总线。
[0010]对本专利技术技术方案的优选，雷达信号处理系统中，FPGA芯片逻辑程序可以修改。根据不同雷达信号处理系统的数据总线交互需求，仅通过修改FPGA逻辑程序，就可以实现FPGA定义系统互联总线，提升系统的通用性。
[0011]对本专利技术技术方案的优选，交换接口模块通过背板上的连接器引出与交换模块互联的网络接口和SRIO接口，交换接口模块内的FPGA外接用于数据缓存的DDR。
[0012]对本专利技术技术方案的优选，计算模块内的FPGA通过背板上的连接器引出与交换模块互联的SRIO接口和网络接口，计算模块内的FPGA外接用于数据缓存的DDR。
[0013]对本专利技术技术方案的优选，交换模块包括SRIO3.0交换芯片和100GE网络交换芯片。SRIO3.0交换芯片采用IDT公司的RXS2448芯片，向下兼容SRIO2.0协议，100GE网络交换芯片选用苏州盛科科技有限公司的CTC8180芯片，向下兼容万兆网和40GE协议。
[0014]对本专利技术技术方案的优选，交换模块通过背板上的连接器引出与计算槽位互联的网络接口和SRIO接口。
[0015]对本专利技术技术方案的优选，交换模块支持
×
1模式。
[0016]本专利技术与现有技术相比，其有益效果是：1、本专利技术的系统，基于统一的接口规范定义，构建了以FPGA为核心的协议转换，通过修改FPGA逻辑程序的方式，使得系统同时支持SRIO和网络两种数据总线，提升雷达信号处理系统灵活性和通用性的同时，降低了系统的设计和维护成本。
[0017]2、本专利技术的系统，在FPGA资源允许的情况下，双数据总线系统可衍生为SRIO和网络两种数据总线的互为热备份，与“单总线、双模块”的硬件冗余系统相比，提升雷达信号处理系统可靠性的同时，降低了系统的设计成本。
附图说明
[0018]图1是本实施例的系统架构示意图。
[0019]图2是是本实施例中背板高速总线互联的示意图。
具体实施方式
[0020]下面对本专利技术技术方案进行详细说明，但是本专利技术的保护范围不局限于所述实施例。
[0021]为使本专利技术的内容更加明显易懂，以下结合附图1
‑
附图2和具体实施方式做进一步的描述。
[0022]为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本专利技术，并不用于限定本专利技术。
[0023]如图1所示，本实施例提出的一种雷达信号处理系统，包括8块计算模块、1一块交换模块和1块交换接口模块以及1块互联背板。
[0024]如图2所示，本实施例提出的一种雷达信号处理系统，该系统采用标准的6U VPX架构，每个槽位连接器包括P0
‑
P6，根据互联定义进行选装。
[0025]如图1所示，雷达信号处理系统数据高速总线支持SRIO3.0和100GE两种。SRIO数据总线向下兼容SRIO2.0协议，网络数据向下兼容万兆网和40GE协议。
[0026]如图1所示，本实施例的一种雷达信号处理系统，8块计算模块包括两种，一种是通用计算模块，另一种是嵌入式计算模块。
[0027]如图1所示，通用计算模块主要包含1片处理器和1片FPGA芯片，处理器的高速接口与FPGA芯片的MGT BANK相连，通用处理器采用飞腾信息技术有限公司的FT2000+/64核芯片，FPGA采用XILINX公司的XCVU9P
‑
2FLGB2104I芯片。FPGA实现处理器1路
×
16 PCIe3.0到1路
×
4 100GE和1路
×
4 SRIO3.0间的协议转换，通过背板P1连接器与交换模块的互联，FPGA外接DDR用于数据缓存。
[0028]如图1和图2所示，嵌入式计算模块主要包含2片处理器和1片FPGA，处理器的高速接口与FPGA的MGT BANK相连，嵌入式处理器采用江苏华创微系统有限公司的HC3080芯片，FPGA采用XILINX公司的XCVU9P
‑
2FLGB2104I芯片。FPGA实现处理器1路
×<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种互联协议可定义的雷达信号处理系统，其特征在于，包括计算模块、交换模块、交换接口模块以及背板，所述背板上包括并行的SRIO和网络两种数据总线；计算模块通过背板与交换模块互联连接，交换模块通过背板与计算槽位互联，交换接口模块通过背板与交换模块互联；计算模块采用处理器+FPGA的架构，处理器上设置多路PCIe接口和SRIO接口，PCIe接口和SRIO接口均与FPGA的MGT相连，计算模块的FPGA分别通过SRIO和网络两种数据总线与交换模块互联；交换模块采用SRIO交换芯片+网络交换芯片的架构，通过背板引出与计算槽位互联的网络接口和SRIO接口；交换接口模块采用FPGA，交换接口模块的FPGA通过光纤接口接收阵面DBF下行Rocket IO自定义协议数据，交换接口模块的FPGA通过背板引出与交换模块互联的网络接口和SRIO接口。2.根据权利要求1所述的互联协议可定义的雷达信号处理系统，其特征在于，所述雷达信号处理系统基于6U VPX总线架构或6U Open VPX总线架构。3.根据权利要求1所述的互联协议可定义的雷达信号处理系统，其特征在于，背板上的SRIO数据总线支持SRIO2.0和SRIO3.0协议，网络数据总线支持万兆网、40GE和100GE协...

【专利技术属性】
技术研发人员：张韬，齐永，
申请(专利权)人：江苏华创微系统有限公司，
类型：发明
国别省市：