一种无中频同轴电缆的数字接收采样系统技术方案

本实用新型专利技术公开了一种无中频同轴电缆的数字接收采样系统，包括变频采样模块

【技术实现步骤摘要】
一种无中频同轴电缆的数字接收采样系统


[0001]本专利技术涉及数字接收采样，特别是涉及一种无中频同轴电缆的数字接收采样系统
。

技术介绍

[0002]常规的数字接收机采样系统，都是射频信号经过模拟下变频，输出中频信号，所有的中频信号通过同轴电缆进入到采样模块中进行采样，然后通过光纤将采样数据传输到信号处理模块进行初步处理，再打包输出
。
[0003]这种数字采样系统，模块数量多，包括多个变频模块
、
多张采样模块
、
本振分配模块
、
采样时钟分配模块
、
信号处理模块，以及一张巨大的背板
。
[0004]由于模块种类多，连接关系复杂，背板上就会存在很多同轴电缆和光缆，布局凌乱复杂
。
这些同轴电缆无论采用
SMA
这种需要螺纹紧固还是采用
VPX
或者
LRM
之类的混装连接器盲插型，都会面临可靠性或可维修性难题，拆装麻烦，并且成本较高
。

技术实现思路

[0005]本技术的目的在于克服现有技术的不足，提供一种无中频同轴电缆的数字接收采样系统，将
ADC
采样模块与变频模块集成在同一个通道中，并且通过背板实现
ADC
采样模块与
FPGA
的连接，无需中频同轴电缆和光纤，有效减小了布线复杂度
。
[0006]本技术的目的是通过以下技术方案来实现的：一种无中频同轴电缆的数字接收采样系统，包括变频采样模块
、
背板和数字接收模块；
[0007]所述变频采样模块包括本振单元和多个变频采样通道；
[0008]每一个所述的变频采样通道均包括射频输入接口
、
变频模块和
ADC
采样模块，所述射频输入端口用于接收射频信号，射频输入端口与变频模块的信号输入端连接，变频模块的输出端与
ADC
采样模块连接，所述
ADC
采样模块的输出端通过背板与数字接收模块连接；
[0009]所述本振单元包括本振源和功分器，所述本振源的输出端与功分器连接，功分器的输出端分别与每一个变频采样通道中变频模块的本振输入端连接；
[0010]所述数字接收模块包括
FPGA
和信号输出接口，所述
FPGA
通过背板分别与每一个变频采样通道中的
ADC
采样模块连接，
FPGA
还与信号输出端口连接
。
[0011]所述数字接收模块还包括时钟输入端口和时钟分配网络，所述时钟输入端口用于接入外部的参考时钟，时钟输入端口时钟分配网络的输入端连接，所述时钟分配网络分别与
FPGA
和每一个变频采样通道的
ADC
采样模块连接
。
所述数字接收模块还包括与
FPGA
连接的
DDR3
阵列
。
[0012]所述背板上包括有多组印制线，每一组印制线对应于一个变频采样通道，每一组印制线均包括
LVDS
印制线和时钟同步印制线；所述
LVDS
印制线的一端与对应变频采样通道中的
ADC
采样模块输出端连接，
LVDS
印制线的另一端与
FPGA
连接，用于实现
ADC
采样模块向
FPGA
的信号传输；所述时钟同步印制线的一端与时钟分配网络连接，另一端与对应变频采
样通道中的
ADC
采样模块连接，时钟同步印制线同步传输参考时钟传输给
ADC
采样模块，实现时钟同步
。
[0013]本技术的有益效果是：本技术将
ADC
采样模块与变频模块集成在同一个通道中，并且通过背板实现
ADC
采样模块与
FPGA
的连接，无需中频同轴电缆和光纤，有效减小了布线复杂度；同时，通过背板印制线还能将数字接收模块的时钟信号，传输给各
ADC
采样模块
ADC
采样模块与
FPGA
，以及各个
ADC
采样模块间的时钟同步，时钟信号的传输通过背板进行，进一步简化了系统的复杂度
。
附图说明
[0014]图1为本技术的原理示意图；
[0015]图2为变频采样通道的示意图；
[0016]图3为数字接收模块的示意图
。
具体实施方式
[0017]下面结合附图进一步详细描述本技术的技术方案，但本技术的保护范围不局限于以下所述
。
[0018]如图1所示，一种无中频同轴电缆的数字接收采样系统，包括变频采样模块
、
背板和数字接收模块；
[0019]所述变频采样模块包括本振单元和多个变频采样通道；
[0020]每一个所述的变频采样通道均包括射频输入端口
、
变频模块和
ADC
采样模块，所述射频输入端口用于接收射频信号，射频输入端口与变频模块的信号输入端连接，变频模块的输出端与
ADC
采样模块连接，所述
ADC
采样模块的输出端通过背板与数字接收模块连接；
[0021]所述本振单元包括本振源和功分器，所述本振源的输出端与功分器连接，功分器的输出端分别与每一个变频采样通道中变频模块的本振输入端连接；
[0022]所述数字接收模块包括
FPGA
和信号输出接口，所述
FPGA
通过背板分别与每一个变频采样通道中的
ADC
采样模块连接，
FPGA
还与信号输出端口连接
。
[0023]在本申请的实施例中，所述变频模块为下变频模块
。
由于将
ADC
采样模块与变频模块集成在同一个通道中，变频模块与
ADC
采样模块之间的中频电缆互联关系就改到通道内部，可以通过接口对扣的方式连接，也可以直接将
ADC
采样模块与变频模块的连接线内埋在板卡内部，实现连接，从而省掉了板卡间的中频的同轴电缆
。
[0024]在本申请的实施例中，所述数字接收模块还包括时钟输入端口和时钟分配网络，所述时钟输入端口用于接入外部的参考时钟，时钟输入端口时钟分配网络的输入端连接，所述时钟分配网络分别与
FPGA
和每一个变频采样通道的
ADC
采样模块连接
。
所述数字接收模块还包括与
FPGA
连接的
DDR3
阵列
。
在本申请的实施例中，所述输出接口可以采用多合一的光模块；也可以采用传统本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种无中频同轴电缆的数字接收采样系统，其特征在于：包括变频采样模块
、
背板和数字接收模块；所述变频采样模块包括本振单元和多个变频采样通道；每一个所述的变频采样通道均包括射频输入端口
、
变频模块和
ADC
采样模块，所述射频输入端口用于接收射频信号，射频输入端口与变频模块的信号输入端连接，变频模块的输出端与
ADC
采样模块连接，所述
ADC
采样模块的输出端通过背板与数字接收模块连接；所述本振单元包括本振源和功分器，所述本振源的输出端与功分器连接，功分器的输出端分别与每一个变频采样通道中变频模块的本振输入端连接；所述数字接收模块包括
FPGA
和信号输出接口，所述
FPGA
通过背板分别与每一个变频采样通道中的
ADC
采样模块连接，
FPGA
还与信号输出端口连接
。2.
根据权利要求1所述的一种无中频同轴电缆的数字接收采样系统，其特征在于：所述变频模块为下变频模块
。3.
根据权利要求1所述的一种无中频同轴电缆的数字接收采样系统，其特征在于：所述数字接收模块还包括时钟输入端口和时钟分配网络，所述时钟输入端口用于接入外部的参考时钟，时钟输入端口时钟分配网络的...

【专利技术属性】
技术研发人员：伍汉云，潘亮，蒋建文，
申请(专利权)人：成都泰格微电子研究所有限责任公司，
类型：新型
国别省市：