模数转换器及终端设备制造技术

一种模数转换器及终端设备，模数转换器包括：数据加权平均控制电路

【技术实现步骤摘要】
模数转换器及终端设备


[0001]本专利技术涉及通信
，尤其涉及一种模数转换器及终端设备
。

技术介绍

[0002]sigma delta
模数转换器
(SD
‑
ADC)
，是指采用
sigma delta
调试技术的
ADC
，采用过采样技术，使用较少的
bit
位即可获得较高的
(Signal Noise Ratio
，
SNR)。SD
‑
ADC
包括
1bit SD
‑
ADC
与多
bit SD
‑
ADC
两种类型
。
相对于
1bit SD
‑
ADC
，多
bit SD
‑
ADC
的量化噪声较低
、
稳定性较好，功耗较低，且对时钟抖动
(jitter)
不敏感，但是，多
bit SD
‑
ADC
的线性度差于
1bit SD
‑
ADC。
多
bit SD
‑
ADC
的线性度较差的原因，在于多个数模转换器
(DAC)
单元之间存在失配
。
[0003]为提高多
bit SD
‑
ADC
的线性度，现有技术中，通常采用动态元件匹配
(Dynamic Element Matching
，
DEM)
算法，通过动态的元件匹配，在足够长的时间内能够消除
DAC
单元之间的失配
。
一种常采用的
DEM
算法为数据加权平均
(Data Weight Average
，
DWA)
算法，在足够长的时间内采用加权平均，使得每一个
DAC
单元出现的概率相等，从而避免
DAC
单元之间的失配
。
[0004]然而，
DWA
算法虽然能够提高多
bit SD
‑
ADC
的线性度，但是会降低多
bit SD
‑
ADC
的
SNR
和精度
。

技术实现思路

[0005]本专利技术的目的之一在于提供一种多
bit SD
‑
ADC
，该多
bit SD
‑
ADC
具有较高的
SNR
和精度
。
[0006]本专利技术提供了一种模数转换器，包括：数据加权平均控制电路
、
数模转换器
、
权重获取单元
、
乘法器
、
累加器，其中：所述数据加权平均控制电路，其输入端输入译码信号，其输出端与所述数模转换器耦接，适于输出控制信号；所述译码信号关联于输入至所述模数转换器的目标模拟信号，所述控制信号中的
bit
与所述数模转换器
DAC
中的
DAC
单元一一对应；所述权重获取单元，存储有与所述
DAC
单元一一对应的权重；所述乘法器，适于将所述控制信号与所述权重相乘，得到与所述
DAC
单元一一对应的数字量化输出修正值；所述累加器，适于将所有
DAC
单元对应的数字量化输出修正值累加，得到所述目标模拟信号对应的目标数字信号
。
[0007]通过预先设置与
DAC
中各
DAC
单元一一对应的权重，对
DWA
控制电路输出的控制信号进行加权求和以得到目标数字信号
。
与
DAC
中各
DAC
单元一一对应的权重可以通过预先的测试得到，能够匹配于模数转换器，尽量避免
DAC
单元之间的失配，故能够提高模数转换器的信噪比和精度
。
[0008]可选的，所述与所述
DAC
单元一一对应的权重的均值为1，且部分
DAC
单元对应的权重不相等
。
[0009]可选的，所述与所述
DAC
单元一一对应的权重采用如下方式确定：获取第
i
个
DAC
单
元对应的加权方程，所述第
i
个加权方程为：基于2N
‑1个
DAC
单元对应的加权方程，确定第
i
个
DAC
单元对应的权重
x
i
；其中，
N
x
为所述第
i
个
DAC
单元在
Ns
个采样周期内被所述
DWA
控制电路选择的次数，
N
i
为其他
DAC
单元在
Ns
个采样周期内被所述
DWA
控制电路选择的次数；
1≤i≤2
N
‑1；
N
为所述模数转换器的比特位数
。
[0010]权重获取单元在获取不同的
DAC
单元对应的权重时，获取2N
‑1个
DAC
单元对应的加权方程
。
在获取第
i
个
DAC
单元对应的加权方程时，在
Ns
个采样周期内，通过
DWA
控制电路选择第
i
个
DAC
单元的次数与选择其他
DAC
单元的次数不相等，可以精确地获取个
DAC
单元对应的权重
。
[0011]可选的，
N
x
与
Ns
相等；或者，
N
x
与
Ns
不等，且
N
x
与
N
i
不等
。
[0012]可选的，所述模数转换器还包括：加法器，适于对所述目标模拟信号与反馈信号进行减法运算，并输出得到的差值信号；所述反馈信号为所述
DAC
的输出信号，所述
DAC
的输出信号为所有
DAC
单元的输出信号的和值；所述
DAC
单元的输出信号基于所述控制信号得到
。
[0013]可选的，所述模数转换器还包括：滤波器，适于对所述差值信号进行滤波处理，滤除所述差值信号中的高频分量
。
[0014]可选的，所述模数转换器还包括：量化器本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种模数转换器，其特征在于，包括：数据加权平均控制电路
、
数模转换器
、
权重获取单元
、
乘法器
、
累加器，其中：所述数据加权平均控制电路，其输入端输入译码信号，其输出端与所述数模转换器耦接，适于输出控制信号；所述译码信号关联于输入至所述模数转换器的目标模拟信号，所述控制信号中的
bit
与所述数模转换器
DAC
中的
DAC
单元一一对应；所述权重获取单元，存储有与所述
DAC
单元一一对应的权重；所述乘法器，适于将所述控制信号与所述权重相乘，得到与所述
DAC
单元一一对应的数字量化输出修正值；所述累加器，适于将所有
DAC
单元对应的数字量化输出修正值累加，得到所述目标模拟信号对应的目标数字信号
。2.
如权利要求1所述的模数转换器，其特征在于，所述与所述
DAC
单元一一对应的权重的均值为1，且部分
DAC
单元对应的权重不相等
。3.
如权利要求2所述的模数转换器，其特征在于，所述与所述
DAC
单元一一对应的权重采用如下方式确定：获取第
i
个
DAC
单元对应的加权方程，所述第
i
个加权方程为：基于2N
‑1个
DAC
单元对应的加权方程，确定第
i
个
DAC
单元对应的权重
x
i
；其中，
N
x
为所述第
i
个
DAC
单元在
Ns
个采样周期内被
DWA
控制电路选择的次数，
N
i
...

【专利技术属性】
技术研发人员：吕达文，刘晔，
申请(专利权)人：锐迪科创微电子北京有限公司，
类型：发明
国别省市：