一种利用过刻蚀减小半导体器件结构尺寸的工艺方法技术

本发明专利技术公开一种利用过刻蚀减小半导体器件结构尺寸的工艺方法，包括以下步骤：

【技术实现步骤摘要】
一种利用过刻蚀减小半导体器件结构尺寸的工艺方法


[0001]本专利技术属于集成电路半导体器件制造
，尤其涉及一种利用过刻蚀减小半导体器件结构尺寸的工艺方法
。

技术介绍

[0002]目前，鉴于半导体行业在追求集成度以及减小功耗方面的目标，天然地希望能够将单个半导体器件的结构尺寸降低
。
而在以源漏栅为主要组成的半导体器件当中，栅极往往是具备最小线宽尺寸的结构，栅极宽度往往也代表着整个器件乃至于整个产线的技术水平
。
人们在追求减小栅极尺寸的过程中提出了多种方法，大致归纳可以为以下三种思路：
[0003]1、
采用更高精度的光刻设备
。
[0004]2、
采用多次光刻与刻蚀工艺配合完成一次图形制备
。
[0005]3、
采用自对准双重成像方法
。
[0006]上述三种方法都各自有各自的不足，更高精度的光刻设备意味着需要更高的设备采购与维护价格，这会极大降低所在产线的竞争力
。
采用多次光刻与刻蚀工艺配套会带来多次套刻与长流程的问题，而且多次套刻会放大套刻误差，引入更长的流程，以及一次刻蚀工艺会增加缺陷，这些都导致了更高的成本与更低的良率
。
而自对准双重成像方法虽然能够实现较小的图形尺寸，但是在图形间距方面也面临着光刻本身能力水平的限制
。

技术实现思路

[0007]本专利技术要解决的技术问题是克服现有技术中存在的工艺精度与成本效率方面的矛盾，矛盾主要在于一旦关键尺寸达到光刻机的精度限制后，想要进一步缩小关键尺寸方面就不得不进行多次光刻工艺，由此会引起成本的大幅提升以及产量的降低，为了解决现有技术中存在的矛盾，提供了一种原理简单
、
选择性高
、
刻蚀效率高且成本低廉的利用过刻蚀减小半导体器件结构尺寸的工艺方法，能够在不使用多次光刻工艺的前提下，大规模高效且可控地减小结构尺寸
。
[0008]为解决上述技术问题，本专利技术采用以下技术方案：
[0009]一种利用过刻蚀减小半导体器件结构尺寸的工艺方法，包括以下步骤：
[0010]步骤
S1、
采用经过预设的半导体工序后的晶圆，并在晶圆顶部生成
2nm
～
10nm
厚度的栅极隔离层，随后在栅极隔离层上通过化学气相沉积生成一层多晶硅；
[0011]步骤
S2、
通过化学气相沉积在多晶硅上生成一层掩蔽层；
[0012]步骤
S3、
在掩蔽层上匀凃一层光刻胶，并通过光刻技术对光刻胶进行图形定义，获得带图形的光刻胶；
[0013]步骤
S4、
采用等离子体刻蚀法对掩蔽层进行刻蚀，将光刻胶的图形转移至掩蔽层，获得具有图形的第一掩蔽层；
[0014]步骤
S5、
保留带图形的光刻胶，对第一掩蔽层进行湿法刻蚀，获得侧壁内缩
、
尺寸减小的第二掩蔽层；
[0015]步骤
S6、
采用等离子体湿法去胶工艺将带图形的光刻胶去除；
[0016]步骤
S7、
利用第二掩蔽层作为掩蔽，通过等离子体刻蚀法对多晶硅与栅极隔离层进行刻蚀，将图形结构转移到多晶硅与隔离层上，获得具备图形结构的多晶硅层
、
具备图形结构的第一隔离层和尺寸减小的第三掩蔽层；
[0017]步骤
S8、
使用湿法刻蚀对第三掩蔽层进行处理，去除表面的第三掩蔽层，得到多晶硅层与尺寸减小的第二隔离层
。
[0018]作为本专利技术的进一步改进，所述栅极隔离层为氧化硅层，所述掩蔽层为氮化硅层；半导体器件的尺寸缩小率由步骤
S5
中湿法刻蚀的刻蚀溶液对氮化硅侧向刻蚀的刻蚀量进行调整
。
[0019]作为本专利技术的进一步改进，所述步骤
S5
和步骤
S8
中，采用体积分数为
85
％的磷酸溶液进行湿法刻蚀，刻蚀的温度为
140℃
±
10℃
，磷酸溶液对掩蔽层的刻蚀速率为
40A/min
，磷酸溶液对掩蔽层和栅极隔离层的刻蚀选择比为
100∶1。
[0020]作为本专利技术的进一步改进，所述步骤
S2
中，掩蔽层采用等离子增强的化学汽相淀积法制备，制备工艺参数为：5％
SiH4/N2流量
300cm3/min、NH3流量
11cm3/min、N2流量
500cm3/min、
压强
130pa
～
140pa、
高频功率与低频功率皆为
50W
±
5W
，高频与低频的交替时间分别为
10s
～
15s
与
5s
～
10s。
[0021]作为本专利技术的进一步改进，所述掩蔽层与多晶硅的厚度比为
1.5∶1。
[0022]作为本专利技术的进一步改进，所述步骤
S4
中，采用等离子体刻蚀法刻蚀掩蔽层的工艺参数为：刻蚀气体由
CF
4、
CH3F
和
O2组成；
CF4的流量分别为
25sccm、CH3F
的流量为
25sccm、O2的流量为
40sccm
；腔内压力为
65pa
±
5pa、
等离子体功率
150W
±
10W。
[0023]作为本专利技术的进一步改进，所述步骤
S6
中，湿法去胶工艺的参数为：
98
％的硫酸与双氧水的体积比为
9∶1、
去胶温度为
120℃
±
10℃、
去胶时间为
600s
±
50s。
[0024]作为本专利技术的进一步改进，所述步骤
S7
中，刻蚀栅极隔离层采用的工艺参数为：
CH3F
的流量为
20sccm
，
O2的流量为
3sccm
，刻蚀压力为
5pa
±
2pa
，功率为
400W
±
10W。
[0025]作为本专利技术的进一步改进，所述步骤
S7
中，刻蚀多晶硅采用的工艺参数为：由
30
％～
70
％的
CF4、30
％～
70
％的
SF6、10
％～
50
％的
O2和
10
％～
50
％的
AR
混合组成刻蚀气体，刻蚀温度为
50℃...

【技术保护点】

【技术特征摘要】
1.
一种利用过刻蚀减小半导体器件结构尺寸的工艺方法，其特征在于，包括以下步骤：步骤
S1、
采用经过预设的半导体工序后的晶圆
(1)
，并在晶圆
(1)
顶部生成
2nm
～
10nm
厚度的栅极隔离层
(2)
，随后在栅极隔离层
(2)
上通过化学气相沉积生成一层多晶硅
(3)
；步骤
S2、
通过化学气相沉积在多晶硅
(3)
上生成一层掩蔽层
(4)
；步骤
S3、
在掩蔽层
(4)
上匀凃一层光刻胶
(5)
，并通过光刻技术对光刻胶
(5)
进行图形定义，获得带图形的光刻胶
(5
‑
1)
；步骤
S4、
采用等离子体刻蚀法对掩蔽层
(4)
进行刻蚀，将光刻胶
(5)
的图形转移至掩蔽层
(4)
，获得具有图形的第一掩蔽层
(4
‑
1)
；步骤
S5、
保留带图形的光刻胶
(5
‑
1)
，对第一掩蔽层
(4
‑
1)
进行湿法刻蚀，获得侧壁内缩
、
尺寸减小的第二掩蔽层
(4
‑
2)
；步骤
S6、
采用等离子体湿法去胶工艺将带图形的光刻胶
(5
‑
1)
去除；步骤
S7、
利用第二掩蔽层
(4
‑
2)
作为掩蔽，通过等离子体刻蚀法对多晶硅
(3)
与栅极隔离层
(2)
进行刻蚀，将图形结构转移到多晶硅
(3)
与隔离层
(2)
上，获得具备图形结构的多晶硅层
(3
‑
1)、
具备图形结构的第一隔离层
(2
‑
1)
和尺寸减小的第三掩蔽层
(4
‑
3)
；步骤
S8、
使用湿法刻蚀对第三掩蔽层
(4
‑
3)
进行处理，去除表面的第三掩蔽层
(4
‑
3)
，得到多晶硅层
(3
‑
1)
与尺寸减小的第二隔离层
(2
‑
2)。2.
根据权利要求1所述的利用过刻蚀减小半导体器件结构尺寸的工艺方法，其特征在于，所述栅极隔离层
(2)
为氧化硅层，所述掩蔽层
(4)
为氮化硅层；半导体器件的尺寸缩小率由步骤
S5
中湿法刻蚀的刻蚀溶液对氮化硅侧向刻蚀的刻蚀量进行调整
。3.
根据权利要求2所述的利用过刻蚀减小半导体器件结构尺寸的工艺方法，其特征在于，所述步骤
S5
和步骤
S8
中，采用体积分数为
85
％的磷酸溶液进行湿法刻蚀，刻蚀的温度为
140℃
±
10℃
，磷酸溶液对掩蔽层
(4)
的刻蚀速率为
40A/min
，磷酸溶液对掩蔽层
(4)
和栅极隔离层
(2)
的刻蚀选择比为
100∶1。4.
根据权利要求3所述的利用过刻蚀减小半导体器件结构尺寸的工艺方法，其特征在于，所述步骤
S2
中，掩蔽层
...

【专利技术属性】
技术研发人员：陈章隆，李瑫，颜秀文，朱勇波，苏鑫，谭小林，
申请(专利权)人：中国电子科技集团公司第四十八研究所，
类型：发明
国别省市：