包括存储器单元串的存储器阵列及相关方法技术

本公开涉及包括存储器单元串的存储器阵列及相关方法。一种用于形成包括存储器单元串的存储器阵列的方法包括形成存储器块区，所述存储器块区个别地包括包含交替的绝缘层级与导电层级的竖直堆叠。沟道材料串延伸穿过所述绝缘层级及所述导电层级。所述导电层级个别地包括横向跨越所述存储器块区中的个别者延伸的空隙空间。在所述沟道材料串中的个别者的横向外部的所述空隙空间中形成导电或半导电材料中的至少一者。在所述空隙空间中直接抵靠所述导电或所述半导电材料中的所述至少一者形成导电含钼金属材料，且由此形成包括所述导电含钼金属材料的导电线。所述导电或所述半导电材料中的所述至少一者具有与所述导电含钼金属材料的成分不同的成分。公开包含与方法无关的结构的其它实施例。的结构的其它实施例。的结构的其它实施例。

【技术实现步骤摘要】
包括存储器单元串的存储器阵列及相关方法


[0001]本文公开的实施例涉及包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法。

技术介绍

[0002]存储器是一种类型的集成电路系统，且在计算机系统中用于存储数据。存储器可制造成个别存储器单元的一或多个阵列。可使用数字线(也可称为位线、数据线或感测线)及存取线(也可称为字线)来写入或读取存储器单元。感测线可沿阵列的列导电地互连存储器单元，且存取线可沿阵列的行导电地互连存储器单元。可通过感测线与存取线的组合来唯一地寻址每一存储器单元。
[0003]存储器单元可为易失性的、半易失性的或非易失性的。非易失性存储器单元可在没有电力的情况下长时间存储数据。按照常规，将非易失性存储器指定为具有至少约10年的保留时间的存储器。易失性存储器会耗散，因此经刷新/重写以维持数据存储。易失性存储器可具有几毫秒或更少的保留时间。无论如何，存储器单元经配置以按至少两个不同的可选状态来保持或存储存储器。在二进制系统中，状态被视为“0”或“1”。在其它系统中，至少一些个别存储器单元可经配置以存储两个以上信息电平或状态。
[0004]场效应晶体管是可用在存储器单元中的一种类型的电子组件。这些晶体管包括一对导电源极/漏极区，其间具有半导体沟道区。导电栅极邻近沟道区并通过薄栅极绝缘体与沟道区分离。向栅极施加合适电压允许电流通过沟道区从源极/漏极区中的一者流到另一者。当从栅极去除电压时，很大程度上防止电流流过沟道区。场效应晶体管还可包含额外结构，例如能够可逆地编程的电荷存储区，作为栅极绝缘体与导电栅极之间的栅极构造的部分。
[0005]快闪存储器是一种类型的存储器，且在现代计算机及装置中具有众多用途。例如，现代个人计算机可将BIOS存储在快闪存储器芯片上。作为另一实例，计算机及其它装置越来越普遍地在固态驱动器中利用快闪存储器来代替常规硬盘驱动器。作为又一实例，快闪存储器在无线电子装置中很受欢迎，因为其使制造商能够在新的通信协议变得标准化时支持所述通信协议，且提供针对增强的特征远程升级装置的能力。
[0006]存储器阵列可布置在存储器页面，存储器块及部分块(例如，子块)以及存储器平面中，例如如在第2015/0228651号、第2016/0267984号及第2017/0140833号美国专利申请案公开案中的任一者中展示及描述。存储器块可至少部分界定在竖直堆叠存储器单元的个别字线层级中的个别字线的纵向轮廓。到这些字线的连接可在竖直堆叠存储器单元的阵列的端部或边缘以所谓的“阶梯结构”出现。阶梯结构包含界定个别字线的接触区的个别“台阶”(替代地称为“步阶”或“阶梯”)，竖向延伸导电通路在所述接触区上接触以提供到字线的电接入。

技术实现思路

[0007]根据本公开的方面，提供一种用于形成包括存储器单元串的存储器阵列的方法。所述方法包括：形成存储器块区，所述存储器块区个别地包括包含交替的绝缘层级与导电层级的竖直堆叠，沟道材料串延伸穿过所述绝缘层级及所述导电层级，所述导电层级个别地包括横向跨越所述存储器块区中的个别者延伸的空隙空间；在所述沟道材料串中的个别者的横向外部的所述空隙空间中形成导电或半导电材料中的至少一者；以及在所述空隙空间中直接抵靠所述导电或所述半导电材料中的所述至少一者形成导电含钼金属材料，且由此形成包括所述导电含钼金属材料的导电线，所述导电或所述半导电材料中的所述至少一者具有与所述导电含钼金属材料的成分不同的成分。
[0008]根据本公开的另一方面，提供一种用于形成包括存储器单元串的存储器阵列的方法。所述方法包括：形成存储器块区，所述存储器块区个别地包括包含交替的绝缘层级与导电层级的竖直堆叠，沟道材料串延伸穿过所述绝缘层级及所述导电层级，所述导电层级个别地包括横向跨越所述存储器块区中的个别者延伸的空隙空间；用导电或半导电材料中的至少一者在所述沟道材料串中的个别者的横向外部垫衬所述空隙空间的地板、天花板及侧壁；以及在所述空隙空间内直接抵靠所述导电或所述半导电材料中的所述至少一者形成导电含钼金属材料，且由此形成包括所述导电含钼金属材料的导电线，所述导电或所述半导电材料中的所述至少一者具有与所述导电含钼金属材料的成分不同的成分。
[0009]根据本公开的另一方面，提供一种包括存储器单元串的存储器阵列。所述存储器阵列包括：存储器块，其个别地包括包含交替的绝缘层级与导电层级的竖直堆叠，存储器单元的沟道材料串延伸穿过所述绝缘层级及所述导电层级；所述导电层级中的个别者包括导电线，所述导电线包括导电含钼金属材料；且所述个别导电层级包括横向地介于所述导电含钼金属材料与所述沟道材料串中的个别者之间的导电或半导电材料中的至少一者，所述导电或所述半导电材料中的所述至少一者直接抵靠所述导电含钼金属材料，所述导电或所述半导电材料中的所述至少一者具有与所述导电含钼金属材料的成分不同的成分。
[0010]根据本公开的另一方面，提供一种包括存储器单元串的存储器阵列。所述存储器阵列包括：存储器块，其个别地包括包含交替的绝缘层级与导电层级的竖直堆叠，存储器单元的沟道材料串延伸穿过所述绝缘层级及所述导电层级；所述导电层级中的个别者包括导电线，所述导电线包括导电含钼金属材料；且所述个别导电层级包括在所述导电含钼金属材料与所述沟道材料串中的个别者正上方、正下方及横向地介于其之间的导电或半导电材料中的至少一者，所述导电或所述半导电材料中的所述至少一者直接抵靠所述导电线的所述导电含钼金属材料，所述导电或所述半导电材料中的所述至少一者具有与所述导电含钼金属材料的成分不同的成分。
附图说明
[0011]图1到4是根据本专利技术的实施例的将包括竖向延伸存储器单元串的阵列的构造的部分的示意性横截面图。
[0012]图5到17是根据本专利技术的一些实施例的在过程中的图1到4的构造或其部分或替代及/或额外实施例的示意性循序截面及/或放大图。
具体实施方式
[0013]本专利技术的实施例涵盖用于形成存储器阵列的方法，所述存储器阵列例如在阵列下具有至少一些外围控制电路系统(例如，阵列下CMOS)的NAND或其它存储器单元的阵列。本专利技术的实施例涵盖所谓的“栅极最后”或“替换栅极”处理，所谓的“栅极优先”处理以及与晶体管栅极何时形成无关的现有或将来开发的其它处理。本专利技术的实施例还涵盖与制造方法无关的包括包含存储器单元串(例如，NAND架构)的存储器阵列的集成电路系统。参考图1到17描述第一实例方法实施例。
[0014]图1到4展示具有阵列12的实例构造10，其中将形成晶体管及/或存储器单元的竖向延伸串。此包含具有导电/导体/导电的、半导电/半导体/半导电的或绝缘/绝缘体/绝缘的(即，在本文中为电性地)材料中的任何一或多者的基础衬底11。已在基础衬底11上方竖向地形成各种材料。材料可在图1到4描绘的材料的旁边、竖向内部或竖向外部。举例来说，可在基底衬底11上方、周围或内部的某处提供集成电路系统的其它部分或全部制造组件。用于操作竖向延伸的存储器单元串的阵列(例如，阵列12)内的组件的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于形成包括存储器单元串的存储器阵列的方法，其包括：形成存储器块区，所述存储器块区个别地包括包含交替的绝缘层级与导电层级的竖直堆叠，沟道材料串延伸穿过所述绝缘层级及所述导电层级，所述导电层级个别地包括横向跨越所述存储器块区中的个别者延伸的空隙空间；在所述沟道材料串中的个别者的横向外部的所述空隙空间中形成导电或半导电材料中的至少一者；以及在所述空隙空间中直接抵靠所述导电或所述半导电材料中的所述至少一者形成导电含钼金属材料，且由此形成包括所述导电含钼金属材料的导电线，所述导电或所述半导电材料中的所述至少一者具有与所述导电含钼金属材料的成分不同的成分。2.根据权利要求1所述的方法，其中所述导电含钼金属材料基本上由元素钼组成。3.根据权利要求1所述的方法，其中所述导电含钼金属材料至少初始地形成以过填充所述空隙空间的剩余体积。4.根据权利要求1所述的方法，其中所述至少一者包括所述导电材料。5.根据权利要求4所述的方法，其中所述导电材料包括导电金属氮化物、W、WN、WO
x
、WO
x
N
y
、Ti、TiN、Co、CoN、Ru、RuN及导电地掺杂的多晶硅中的至少一者。6.根据权利要求5所述的方法，其中所述导电材料包括TiN。7.根据权利要求6所述的方法，其中所述TiN经沉积到不大于10埃的最大厚度。8.根据权利要求1所述的方法，其中所述至少一者包括所述半导电材料。9.根据权利要求8所述的方法，其中所述半导电材料包括AlN、未掺杂的多晶硅及半导电地掺杂的多晶硅中的至少一者。10.根据权利要求1所述的方法，其中所述至少一者包括所述导电材料及所述半导电材料中的每一者。11.根据权利要求1所述的方法，其中所述至少一者在竖直横截面中从所述导电线的顶部到所述导电线的底部是连续的。12.根据权利要求1所述的方法，其中所述至少一者经沉积到不大于10埃的最大厚度。13.根据权利要求12所述的方法，其中所述至少一者经沉积到不大于6埃的最大厚度。14.一种用于形成包括存储器单元串的存储器阵列的方法，其包括：形成存储器块区，所述存储器块区个别地包括包含交替的绝缘层级与导电层级的竖直堆叠，沟道材料串延伸穿过所述绝缘层级及所述导电层级，所述导电层级个别地包括横向跨越所述存储器块区中的个别者延伸的空隙空间；用导电或半导电材料中的至少一者在所述沟道材料串中的个别者的横向外部垫衬所述空隙空间的地板、天花板及侧壁；以及在所述空隙空间内直接抵靠所述导电或所述半导电材料中的所述至少一者形成导电含钼金属材料，且由此形成包括所述导电含钼金属材料的导电线，所述导电或所述半导电材料中的所述至少一者具有与所述导电含钼金属材料的成分不同的成分。15.根据权利要求14所述的方法，其中所述至少一者在竖直横截面中沿所述空隙空间的所述地板、所述天花板及所述侧壁是连续的。16.根据权利要求14所述的方法，其中所述至少一者经沉积到不大于10埃的最大厚度。17.根据权利要求16所述的方法，其中所述至少一者经沉积到不大于6埃的最大厚度。
18.根据权利要求14所述的方法，其中所述至少一者包括所述导电材料。19.根据权利要求18所述的方法，其中所述导电材料包括导电金属氮化物、W、WN、WO
x
、WO
x
N
y
、Ti、TiN、Co、CoN、Ru、RuN及导电地掺杂的多晶硅中的至少一者。20.根据权利要求14所述的方法，其中所述至少一者包括所述半导电材料。21.根据权利要求20所述的方法，其中所述半导电材料包括AlN、未掺杂的多晶硅及半导电地掺杂的多晶硅中...

【专利技术属性】
技术研发人员：J，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：