Sigma-delta制造技术

本公开的实施例提供一种

【技术实现步骤摘要】
Sigma
‑
delta调制器电路


[0001]本公开的实施例涉及集成电路
，具体地，涉及
Sigma
‑
delta
调制器电路
。

技术介绍

[0002]目前，常规的
Sigma
‑
delta
调制器都工作在低电源电压的环境下
(
一般小于
5.5V)
，但是在一些实际的应用中，输入共模电压会非常高，大约有几十
V
，如果直接用常规的低压
Sigma
‑
delta
调制器进行模数转换，则会直接损坏调制器
。
对于高输入共模电压的应用中，目前常用的处理方法是在输入信号和调制器之间插入一个缓冲器，缓冲器的作用是抗很高的共模输入电压，其输出是低压，然后送给
ADC
进行转换
。
这个结构的弊端是需要专门的缓冲器来处理高共模输入电压，增加了功耗和电路复杂度
。

技术实现思路

[0003]本文中描述的实施例提供了
Sigma
‑
delta
调制器电路
。
[0004]根据本公开的第一方面，提供了一种
Sigma
‑
delta
调制器电路，所述调制器电路包括：积分模块
、
加法器模块
、
比较器
、
反馈数模转换模块；其中，所述积分模块对输入信号和反馈数模转换模块的输出的差值进行积分操作后得到积分器输出结果，所述加法器模块将所述输入信号与所述积分输出结果进行求和运算，所述加法器模块的输出接入到所述比较器，所述比较器的输出通过所述反馈数模转换模块反馈到所述积分模块，所述比较器的输出为输出信号；所述输入信号为高共模输入信号，所述积分模块中的第一级积分单元中的采样电容为高压电容，所述反馈数模转换模块中的反馈电容为高压电容，所述加法器模块通过高压电容接收所述输入信号；所述调制器电路通过第一时钟信号
、
第二时钟信号
、
第三时钟信号三个时钟信号控制，所述三个时钟信号的周期相同，所述第一时钟信号和所述第二时钟信号为两相不交叠的时钟信号，所述第三时钟信号比第二时钟信号先到，在第一时钟信号为高电平时所述积分模块和所述加法器模块进行采样，并将所述第一级积分单元的跨导运算放大器的失调电压采样存储，在所述第三时钟信号为高电平时所述加法器模块进行求和运算
、
所述比较器进行比较运算，并将比较运算的结果进行锁存，所述第二时钟信号为高电平时所述积分模块进行积分操作，消除所述失调电压，并将所述比较器的输出反馈给所述积分模块进行减法运算
。
[0005]在本公开的一些实施例中，若所述调制器电路为一位量化
、
二阶全前馈结构，所述积分模块包括第一级积分单元和第二级积分单元，所述第一级积分单元与所述第二级积分单元串联，所述第一级积分单元对所述输入信号进行积分操作，所述第二级积分单元对所述第一级积分单元的输出结果进行积分操作
。
[0006]在本公开的一些实施例中，所述输入信号包括第一输入信号和第二输入信号，所述第一级积分单元包括四个第一开关
、
四个第二开关
、
两个第一采样电容
、
第一跨导运算放大器
、
两个第一积分电容，其中，第一个第一开关的两端分别连接所述第一输入信号和第一个第一采样电容的一端，第二个第一开关的两端分别连接所述第二输入信号和第二个第一
采样电容的一端，第三个第一开关
、
第四个第一开关分别并联于所述第一跨导运算放大器两端，第一个第二开关的两端分别连接所述第二输入信号和第一个第一采样电容的一端，第二个第二开关的两端分别连接所述第一输入信号和第二个第一采样电容的一端，第三个第二开关与第一个第一积分电容串联后再与所述第一跨导运算放大器并联，第四个第二开关与第二个第一积分电容串联后再与所述第一跨导运算放大器并联，两个第一采样电容的另一端分别与第一跨导运算放大器相连，所述第一开关的控制信号为所述第一时钟信号，所述第二开关的控制信号为所述第二时钟信号
。
[0007]在本公开的一些实施例中，所述第二级积分单元包括四个第一开关
、
四个第二开关
、
两个第二采样电容
、
第二跨导运算放大器
、
两个第二积分电容，其中，第一个第二开关的一端接地，第一个第二开关的另一端分别与第一个第一开关的一端
、
第一个第二采样电容的一端相连，第二个第二开关的一端接地，第二个第二开关的另一端分别与第二个第一开关的一端
、
第二个第二采样电容的一端相连，第一个第一开关的另一端与所述第一级积分单元的输出端相连，第二个第一开关的另一端与所述第一级积分单元的输出端相连，第三个第一开关的一端接地，第三个第一开关的另一端分别连接第一个第二采样电容的另一端和第三个第二开关的一端，第四个第一开关的一端接地，第四个第一开关的另一端分别连接第二个第二采样电容的另一端和第四个第二开关的一端，第三个第二开关
、
第四个第二开关的另一端分别与所述第二跨导运算放大器相连，两个第二积分电容分别并联于所述第二跨导运算放大器两端，所述第一开关的控制信号为所述第一时钟信号，所述第二开关的控制信号为所述第二时钟信号
。
[0008]在本公开的一些实施例中，所述加法器模块包括八个第一开关
、
八个第三开关
、
第三跨导运算放大器
、
两个第一前馈电容
、
两个第二前馈电容
、
两个第三前馈电容
、
两个求和电容，其中，第一个第一开关的两端分别连接所述第一输入信号和第一个第一前馈电容的一端，第二个第一开关的两端分别连接所述第一输入信号和第二个第一前馈电容的一端，第一个第三开关的两端分别连接所述第二输入信号和第一个第一前馈电容的一端，第二个第三开关的两端分别连接所述第二输入信号和第二个第一前馈电容的一端，第三个第三开关的一端接地，第三个第三开关的另一端分别与第一个第二前馈电容的一端
、
所述第二级积分单元中的第一个第一开关的一端相连，第四个第三开关的一端接地，第四个第三开关的另一端分别与第二个第二前馈电容的一端
、
所述第二级积分单元中的第二个第一开关的一端相连，第五个第三开关的一端接地，第五个第三开关的另一端分别与第一个第三前馈电容的一端
、
第三个第一开关的一端相连，第六个第三开关的一端接地，第六个第三开关的另一端分别与第二个第三前馈电容的一端
、
第四个第一开关的一端相连，第三个第一开关的另一端与所述第二级积分单元的输出端相连，第四个第一开关的另一端与所述第二级积分单元的输出端相本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种
Sigma
‑
delta
调制器电路，其特征在于，所述调制器电路包括：积分模块
、
加法器模块
、
比较器
、
反馈数模转换模块；其中，所述积分模块对输入信号和反馈数模转换模块的输出的差值进行积分操作后得到积分器输出结果，所述加法器模块将所述输入信号与所述积分输出结果进行求和运算，所述加法器模块的输出接入到所述比较器，所述比较器的输出通过所述反馈数模转换模块反馈到所述积分模块，所述比较器的输出为输出信号；所述输入信号为高共模输入信号，所述积分模块中的第一级积分单元中的采样电容为高压电容，所述反馈数模转换模块中的反馈电容为高压电容，所述加法器模块通过高压电容接收所述输入信号；所述调制器电路通过第一时钟信号
、
第二时钟信号
、
第三时钟信号三个时钟信号控制，所述三个时钟信号的周期相同，所述第一时钟信号和所述第二时钟信号为两相不交叠的时钟信号，所述第三时钟信号比第二时钟信号先到，在第一时钟信号为高电平时所述积分模块和所述加法器模块进行采样，并将所述第一级积分单元的跨导运算放大器的失调电压采样存储，在所述第三时钟信号为高电平时所述加法器模块进行求和运算
、
所述比较器进行比较运算，并将比较运算的结果进行锁存，所述第二时钟信号为高电平时所述积分模块进行积分操作，消除所述失调电压，并将所述比较器的输出反馈给所述积分模块进行减法运算
。2.
根据权利要求1所述的
Sigma
‑
delta
调制器电路，其特征在于，若所述调制器电路为一位量化
、
二阶全前馈结构，所述积分模块包括第一级积分单元和第二级积分单元，所述第一级积分单元与所述第二级积分单元串联，所述第一级积分单元对所述输入信号和反馈数模转换模块的输出的差值进行积分操作，所述第二级积分单元对所述第一级积分单元的输出结果进行积分操作
。3.
根据权利要求2所述的
Sigma
‑
delta
调制器电路，所述输入信号包括第一输入信号和第二输入信号，其特征在于，所述第一级积分单元包括四个第一开关
、
四个第二开关
、
两个第一采样电容
、
第一跨导运算放大器
、
两个第一积分电容，其中，第一个第一开关的两端分别连接所述第一输入信号和第一个第一采样电容的一端，第二个第一开关的两端分别连接所述第二输入信号和第二个第一采样电容的一端，第三个第一开关
、
第四个第一开关分别并联于所述第一跨导运算放大器两端，第一个第二开关的两端分别连接所述第二输入信号和第一个第一采样电容的一端，第二个第二开关的两端分别连接所述第一输入信号和第二个第一采样电容的一端，第三个第二开关与第一个第一积分电容串联后再与所述第一跨导运算放大器并联，第四个第二开关与第二个第一积分电容串联后再与所述第一跨导运算放大器并联，两个第一采样电容的另一端分别与第一跨导运算放大器相连，所述第一开关的控制信号为所述第一时钟信号，所述第二开关的控制信号为所述第二时钟信号
。4.
根据权利要求2所述的
Sigma
‑
delta
调制器电路，其特征在于，所述第二级积分单元包括四个第一开关
、
四个第二开关
、
两个第二采样电容
、
第二跨导运算放大器
、
两个第二积分电容，其中，第一个第二开关的一端接地，第一个第二开关的另一端分别与第一个第一开关的一端
、
第一个第二采样电容的一端相连，第二个第二开关的一端接地，第二个第二开关的另一端分别与第二个第一开关的一端
、
第二个第二采样电容的一端相连，第一个第一开关的另一端与所述第一级积分单元的输出端相连，第二个第一开关的另一端与所述第一级积分单元的输出端相连，第三个第一开关的一端接地，第三个第一开关的另一端分别连接
第一个第二采样电容的另一端和第三个第二开关的一端，第四个第一开关的一端接地，第四个第一开关的另一端分别连接第二个第二采样电容的另一端和第四个第二开关的一端，第三个第二开关
、
第四个第二开关的另一端分别与所述第二跨导运算放大器相连，两个第二积分电容分别并联于所述第二跨导运算放大器两端，所述第一开关的控制信号为所述第...

【专利技术属性】
技术研发人员：白玮，于翔，谢程益，
申请(专利权)人：圣邦微电子北京股份有限公司，
类型：发明
国别省市：