低压差电压调节电路制造技术

本发明专利技术公开了一种低压差电压调节电路，包括依次连接的单位增益缓冲器

【技术实现步骤摘要】
低压差电压调节电路


[0001]本专利技术涉及集成电路
，尤其涉及一种低压差电压调节电路
。

技术介绍

[0002]低压差线性稳压器
(LDO,Low Dropout Regulator)
具有结构简单，低噪声，低功耗以及小封装和较少的外围应用器件等突出优点，在便携式电子产品中得到广泛的应用
。
相比传统的
LDO
稳压器，近来基于翻转电压跟随器结构
(Flipped Voltage Follower,FVF)
的单晶体管控制
(Single Transistor Control,STC)LDO
稳压器电路因为具有结构简单以及优异的瞬态响应特性等优点，从而得到了人们越来越多的关注
。
[0003]单晶体管控制
LDO
稳压器
(
以下简称，
STC
‑
LDO)
的稳定性可以不依赖输出电容，主极点可以设在输出端也可以设在功率管栅极
。
因此许多基于
STC
‑
LDO
电路原理的无需片外电容的全集成
LDO
稳压器已被广泛报导和实现
。STC
‑
LDO
最大的限制为：输入电压压值需限定在比输出额定值高大约阈值电压的范围内，否则输出精度将快速退化进而失去稳压的功能
。
因此，有必要对现有的
STC
‑
LDOr/>结构进行改进
。

技术实现思路

[0004]本申请的目的在于提供一种低压差电压调节电路，用于解决现有
STC
‑
LDO
输入电压只能限定在比输出额定值高大约一个阈值电压的范围内，否则输出精度将快速退化进而失去稳压的功能的问题
。
[0005]第一方面，本申请提供一种低压差电压调节电路，包括单位增益缓冲器以及分别与所述单位增益缓冲器连接的翻转电压跟随器和浮动源跟随器，所述翻转电压跟随器和所述浮动源跟随器连接；
[0006]所述浮动源跟随器，用于为所述翻转电压跟随器提供参考电压，所述参考电压与所述输出电压相差预设阈值，以实现电源电压与所述翻转电压跟随器的隔离；
[0007]所述单位增益缓冲器，用于基于基准电压通过增益缓冲获取中间电压；
[0008]所述翻转电压跟随器，用于基于所述参考电压对所述中间电压进行调整获取输出电压，所述输出电压和所述基准电压相等
。
[0009]于本申请一实施例中，所述浮动源跟随器包括第一电流源
、
第四
NMOS
晶体管和第五
NMOS
晶体管；
[0010]所述第一电流源输出端与所述第四
NMOS
晶体管漏极连接，所述第一电流源输入端与所述电源电压连接，所述第四
NMOS
晶体管源极与所述单位增益缓冲器连接，所述第四
NMOS
晶体管漏极与所述第四
NMOS
晶体管栅极连接；所述第五
NMOS
晶体管栅极与所述第四
NMOS
晶体管栅极连接，所述第五
NMOS
晶体管漏极与所述电源电压连接，所述第五
NMOS
晶体管源极输出所述参考电压
。
[0011]于本申请一实施例中，低压差电压调节电路还包括电流补偿单元，所述电流补偿单元包括第三电流镜结构和第六
NMOS
晶体管，所述第六
NMOS
晶体管用于对所述参考电压进
行采集，并通过所述第三电流镜结构将其反馈至所述第四
NMOS
晶体管栅极
。
[0012]于本申请一实施例中，所述电流补偿单元还包括反馈电容，所述反馈电容一端与所述第六
NMOS
晶体管漏极连接，所述反馈电容另一端与所述输出电压连接
。
[0013]于本申请一实施例中，所述浮动源跟随器包括第二电流源
、
二极管和
NPN
三极管；
[0014]所述第二电流源输出端与所述二极管正极连接，所述第二电流源输入端与所述电源电压连接，所述二极管负极与所述单位增益缓冲器连接，所述
NPN
三极管基极与所述二极管正极连接，所述
NPN
三极管集电极与所述电源电压连接，所述
NPN
三极管发射极输出所述参考电压
。
[0015]于本申请一实施例中，所述单位增益缓冲器包括第一差分对管
、
与所述第一差分对管连接的第一电流镜结构以及第三
PMOS
晶体管，所述第三
PMOS
晶体管源极与所述第一差分对管输出端连接，所述第三
PMOS
晶体管栅极与第三
PMOS
晶体管漏极连接，所述第三
PMOS
晶体管栅极输出所述中间电压；
[0016]所述翻转电压跟随器包括第一功率调整管和第四
PMOS
晶体管，所述第一功率调整管为
PMOS
晶体管，所述第一功率调整管源极输入所述参考电压，所述第一功率调整管栅极与所述第四
PMOS
晶体管漏极连接，所述第一功率调整管漏极与所述第四
PMOS
晶体管源极连接，所述第四
PMOS
晶体管栅极输入所述中间电压
。
[0017]于本申请一实施例中，所述第三
PMOS
晶体管和所述第四
PMOS
晶体管的栅源电压相等，且所述预设阈值为所述第三
PMOS
晶体管的栅源电压
。
[0018]于本申请一实施例中，所述浮动源跟随器包括第三电流源
、
调节电阻和第五
PMOS
晶体管；
[0019]所述第三电流源输入端通过所述调节电阻与所述单位增益缓冲器连接，所述第三电流源输出端接地，所述第五
PMOS
晶体管栅极与所述第三电流源输入端连接，所述第五
PMOS
晶体管源极提供参考电压，所述第五
PMOS
晶体管漏极接地
。
[0020]于本申请一实施例中，所述单位增益缓冲器包括第二差分对管
、
与所述第二差分对管连接的第二电流镜结构以及第三
NMOS
晶体管，所述第三
NMOS
晶体管源极与所述第二差分对管输出端连接，所述第三
NMOS
晶体管栅极与第三
NMOS
晶体管漏极连接，所述第三
NMOS
晶体管栅极输出所述中间电压；
[0021]所述翻转电压跟随器包括第二功率调整管和第四
NMOS
晶体管，所述第二本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种低压差电压调节电路，其特征在于，包括单位增益缓冲器以及分别与所述单位增益缓冲器连接的翻转电压跟随器和浮动源跟随器，所述翻转电压跟随器和所述浮动源跟随器连接；所述浮动源跟随器，用于为所述翻转电压跟随器提供参考电压，所述参考电压与输出电压相差预设阈值，以实现电源电压与所述翻转电压跟随器的隔离；所述单位增益缓冲器，用于基于基准电压通过增益缓冲获取中间电压；所述翻转电压跟随器，用于基于所述参考电压对所述中间电压进行调整获取输出电压，所述输出电压和所述基准电压相等
。2.
根据权利要求1所述的电压调节电路，其特征在于，所述浮动源跟随器包括第一电流源
、
第四
NMOS
晶体管和第五
NMOS
晶体管；所述第一电流源输出端与所述第四
NMOS
晶体管漏极连接，所述第一电流源输入端与所述电源电压连接，所述第四
NMOS
晶体管源极与所述单位增益缓冲器连接，所述第四
NMOS
晶体管漏极与所述第四
NMOS
晶体管栅极连接；所述第五
NMOS
晶体管栅极与所述第四
NMOS
晶体管栅极连接，所述第五
NMOS
晶体管漏极与所述电源电压连接，所述第五
NMOS
晶体管源极输出所述参考电压
。3.
根据权利要求2所述的电压调节电路，其特征在于，还包括电流补偿单元，所述电流补偿单元包括第三电流镜结构和第六
NMOS
晶体管，所述第六
NMOS
晶体管用于对所述参考电压进行采集，并通过所述第三电流镜结构将其反馈至所述第四
NMOS
晶体管栅极
。4.
根据权利要求3所述的电压调节电路，其特征在于，所述电流补偿单元还包括反馈电容，所述反馈电容一端与所述第六
NMOS
晶体管漏极连接，所述反馈电容另一端与所述输出电压连接
。5.
根据权利要求1所述的电压调节电路，其特征在于，所述浮动源跟随器包括第二电流源
、
二极管和
NPN
三极管；所述第二电流源输出端与所述二极管正极连接，所述第二电流源输入端与所述电源电压连接，所述二极管负极与所述单位增益缓冲器连接，所述
NPN
三极管基极与所述二极管正极连接，所述
NPN
三极管集电极与所述电源电压连接，所述
NPN
三极管发射极输出所述参考电压
。6.
根据权利要求2‑5中任一项所述的电压调节电路，其特征在于，所述单位增益缓冲器包括第一差分对管
、
与所述第一差分对管连接的第一电流镜结构以及第三
PMOS
晶体管，所述第三
PMOS
...

【专利技术属性】
技术研发人员：王颖，王粲，刘军，林丽娟，
申请(专利权)人：芯原微电子上海股份有限公司芯原微电子南京有限公司芯原科技上海有限公司芯原微电子海南有限公司芯原微电子北京有限公司，
类型：发明
国别省市：