一种发光器件及其制造方法及显示屏技术

本申请提供一种发光器件及其制造方法及显示屏，本申请的发光器件中，自第一半导体层一侧向第二半导体层一侧形成隔离槽，隔离槽的侧壁以及第一半导体层的上方形成反射结构，有利于减少光损失，提高器件的发光效率

【技术实现步骤摘要】
一种发光器件及其制造方法及显示屏


[0001]本专利技术涉及半导体器件及装置
，特别涉及一种发光器件及其制造方法及显示屏
。

技术介绍

[0002]随着
AR/VR
市场的逐渐扩大，
Micro LED
在
AR/VR
中的应用需求也日益增长
。
并且在应用端追求更佳小巧轻便的过程中，
Micro LED
的尺寸需求也逐渐减小，芯片尺寸需要降至
5um、2um
甚至
2um
以下
。Micro LED
全彩屏幕的应用中一般有两种应用方式：一种是
R、G、B
三色的单颗芯片阵列式排列，组成一个
RGB
全彩屏幕；另一种是
R、G、B
三色单独制作成单色屏幕，再以屏幕混光的形式形成全彩屏
。
第一种
RGB
单颗芯片排列的方式，对芯片的转移
、
定位
、
封装
、
质量检测以及坏点修复方面的挑战都非常大，尤其在芯片尺寸＜
2um
的情况下，更加困难
。
反而另外一种单色屏混光的形式，可操作性更强
。
[0003]然而，现有技术中的
Micro LED
单色屏的芯片下底为金属电极，必然有吸光的问题
。
当芯粒
(chip)
尺寸越来越小的时候，下底的面积几乎全部被金属电极占用，没有空间可以设置反射层
。
亮度损失较大；其次，自芯片的正面将芯粒分隔开，
chip
与
chip
之间的空隙填充工艺困难，容易出现不同程度的高低差，这种情况下
ITO
的整面覆盖性不能保证，容易出现裂痕
。

技术实现思路

[0004]鉴于现有技术中单色屏的结构及形成工艺上存在的上述缺陷，本专利技术提供一种发光器件及其制造方法及显示屏，以解决上述一个或多个问题
。
[0005]本申请的一个实施例，提供一种发光器件，其至少包括：
[0006]外延结构，所述外延结构至少包括依次叠置的第一半导体层结构
、
有源层
、
第二半导体层结构；
[0007]多个隔离槽，所述隔离槽沿所述外延结构的堆叠方向贯穿所述第一半导体层
、
所述有源层及部分所述第二半导体层，相邻所述隔离槽之间的区域形成为多个发光区域，所述第二半导体层一侧为所述发光器件的出光面，第一半导体一侧为键合面；
[0008]第一反射结构，位于所述隔离槽的侧壁及所述第一半导体层的上方
。
[0009]本申请的另一实施例提供一种发光器件的制造方法，其包括以下步骤：
[0010]提供一生长衬底；
[0011]在所述生长衬底上依次生长第一半导体层结构
、
有源层
、
第二半导体层结构，以形成外延结构；
[0012]将所述外延层在所述第第二半导体层一侧键合至临时衬底；
[0013]去除所述生长衬底，以暴露所述第一半导体层；
[0014]在所述第一半导体一侧刻蚀所述外延结构，依次刻蚀所述第一半导体层
、
所述有源层及部分所述第二半导体层以形成多个隔离槽，相邻所述隔离槽之间的区域形成为多个
发光区域，所述第二半导体层一侧为所述发光器件的出光面，第一半导体一侧为键合面；
[0015]在所述第一半导体层一侧形成第一反射结构，所述第一反射结构形成在所述隔离槽的侧壁及所述第一半导体层的上方
。
[0016]本申请的另一实施例提供一种显示屏，其包括：
[0017]至少一个发光器件，所述发光器件包括本申请提供的发光器件；
[0018]CMOS
基板，包含器件层，所述器件层包含若干
CMOS
器件；
[0019]键合层，位于所述器件层与所述发光器件之间，所述键合层包括与每一个所述
CMOS
器件对应的若干键合点，所述键合点与所述发光器件中的每一个发光区域的第一电极对应键合
。
[0020]如上所述，本申请的发光器件及其制造方法及显示屏，具有以下有益效果：
[0021]本申请的发光器件中，自第一半导体层一次向第二半导体层一侧形成隔离槽，隔离槽的侧壁以及第一半导体层的上方形成反射结构，有利于减少光损失，提高器件的发光效率
。
另外，该隔离槽并不完全贯穿第二半导体层，使得出光面一侧的第二半导体层为连续不间断的整体结构，其表面保持平整使得其上形成的透明导电层同样为平整结构，提高了透明导电层的整体覆盖性，不会出现裂痕
、
剥离等问题，有利于提高器件的电学稳定性，提高其可靠性
。
附图说明
[0022]图1显示为现有技术中显示屏的结构示意图
。
[0023]图
2a
显示为本申请实施例一提供的发光器件的结构示意图
。
[0024]图
2b
显示为本申请实施例一的一可选实施例提供的发光器件的结构示意图
。
[0025]图3显示为图
2a
所示的发光器件的制造方法流程图
。
[0026]图4显示在生长衬底上形成外延结构及透明导电层的示意图
。
[0027]图5显示为在图4所示的结构的边缘形成台阶结构的示意图
。
[0028]图6显示为在图5所示的结构上方键合临时衬底的结构示意图
。
[0029]图7显示为去除生长衬底后的结构示意图
。
[0030]图8显示为在图7所示的第一半导体层结构上方形成第一电极的结构示意图
。
[0031]图9显示为在图8所示结构基础上形成隔离槽的结构示意图
。
[0032]图
10
显示为在图9所示结构中形成第一反射结构的结构示意图
。
[0033]图
11
显示为在图
10
所示的结构上方填充第三介质层的示意图
。
[0034]图
12
显示为本专利技术实施例二提供的显示屏的结构示意图
。
[0035]图
13
显示为将
CMOS
器件层与发光器件键合的结构示意图
。
[0036]图
14
显示为本申请实施例三提供的显示屏的结构示意图
。
[0037]元件标号说明
[0038]01、
外延层；
02、
透明导电层；
011、
第一半导体层；
012、
有源层；
013、
第二半导体；<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种发光器件，其特征在于，至少包括：外延结构，所述外延结构至少包括依次叠置的第一半导体层结构
、
有源层
、
第二半导体层结构；多个间隔槽，所述隔离槽沿所述外延结构的堆叠方向贯穿所述第一半导体层结构
、
所述有源层及部分所述第二半导体层结构，相邻所述隔离槽之间的区域形成为多个发光区域，所述第二半导体层一侧为所述发光器件的出光面，第一半导体层结构一侧为键合面；第一反射结构，位于所述隔离槽的侧壁及所述第一半导体层结构的上方
。2.
根据权利要求1所述的发光器件，其特征在于，定义所述出光面一侧每一个所述发光区域的表面积为顶表面积，所述键合面一侧每一个所述发光区域的表面积为底表面积，所述顶表面积大于所述底表面积
。3.
根据权利要求1所述的发光器件，其特征在于，所述隔离槽的开口宽度大于所述隔离槽的底部宽度
。4.
根据权利要求1所述的发光器件，其特征在于，还包括：第一电极，位于每一个发光区的所述第一半导体层的上方，与所述第一半导体层连接；透明导电层，覆盖出光面一侧的所述第二半导体层的表面，形成表面平整的结构，所述透明导电层形成为与所述第二半导体层连接的第二电极
。5.
根据权利要求4所述的发光器件，其特征在于，所述第一反射结构为
DBR
结构，包括交替叠置的第一绝缘材料层和第二绝缘材料层，所述
DBR
结构位于所述隔离槽的侧壁及所述第一半导体层的上方除所述第一电极以外的区域
。6.
根据权利要求4所述的发光器件，其特征在于，所述第一反射结构包括：第一介质层，位于所述隔离槽的侧壁及所述第一半导体层的上方除所述第一电极以外的区域；金属层，所述金属层形成在所述第一介质层的上方，并且覆盖所述第一电极；第二介质层，形成在所述金属层上方，并且暴露所述第一电极对应区域的所述金属层
。7.
根据权利要求4所述的发光器件，其特征在于，所述第一半导体层包括：第一接触层，位于所述键合层一侧，并且所述第一电极形成在所述第一接触层上方；第一覆盖层，靠近所述有源层一侧；第二反射结构，位于所述第一接触层和所述第一覆盖层之间
。8.
根据权利要求4所述的发光器件，其特征在于，所述第一电极上方还形成有键合电极
。9.
根据权利要求4所示的发光器件，其特征在于，还包括第三介质层，填充所述隔离槽，并且位于所述第一电极之间，与所述第一电极齐平
。10.
一种发光器件的制造方法，其特征在于，包括以下步骤：提供一生长衬底；在所述生长衬底上依次生长第一半导体层结构
、
有源层
、
第二半导体层结构，以形成外延结构；将所述外延层在所述第二半导体层一侧键合至临时衬底；去除所述生长衬底，以暴露所述第一半导体层；在所述第一半导体一侧刻蚀所述外延结构，依次刻蚀所述第一半导体层

【专利技术属性】
技术研发人员：王晶，杨洋，张清坡，江军，王志贤，郭桓邵，
申请(专利权)人：泉州三安半导体科技有限公司，
类型：发明
国别省市：