【技术实现步骤摘要】
存储器件及其操作方法
[0001]相关申请的交叉引用
[0002]本申请要求于2022年5月30日提交的第10
‑
2022
‑
0066087号韩国专利申请的权益,其整体通过引用并入本文。
[0003]本专利技术的多种实施例涉及半导体设计技术,更具体地,涉及对存储器件施加唤醒脉冲的恢复操作。
技术介绍
[0004]存储器件可以分为易失性和非易失性存储器件。非易失性存储器件相比于易失性存储器件以相对较低的速度执行读取/写入操作,但是即使在电源被切断时也保持存储的数据。因此,非易失性存储器件常常在便携式电子器件中使用,以存储无论是否对该器件供电都需要保持的数据。
[0005]非易失性存储器件的示例包括只读存储器(ROM)、掩模ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存、相变随机存取存储器(PRAM)、磁RAM(MRAM)、电阻式RAM(RRAM)、以及铁电式RAM(FeRAM)等。
技术实现思路
[0006]根据本专利技术的实施例,一种存储器件,包括:存储单元阵列,其包括多个存储单元的;外围电路,其被配置为执行对存储单元施加恢复电压用于提高存储单元的剩余极化的恢复操作,以及被配置为执行对存储单元施加驱动电压用于从存储单元读取数据或将数据写入存储单元中的正常操作;以及控制逻辑,其被配置为在上电时控制外围电路以执行恢复操作以及随后执行正常操作。
[0007]根据本专 ...
【技术保护点】
【技术特征摘要】
1.一种存储器件,包括:存储单元阵列,其包括多个存储单元;外围电路,其执行恢复操作:对所述存储单元施加恢复电压用于提高所述存储单元的剩余极化;以及执行正常操作:对所述存储单元施加驱动电压用于从所述存储单元读取数据或将数据写入所述存储单元中;以及控制逻辑,其在上电时控制所述外围电路以执行所述恢复操作以及随后执行所述正常操作。2.根据权利要求1所述的存储器件,其中,所述恢复电压的电压电平实质上等于或低于驱动电压的电压电平。3.根据权利要求1所述的存储器件,其中,所述恢复电压包括单极唤醒脉冲。4.根据权利要求1所述的存储器件,其中,所述恢复电压包括一次单极唤醒脉冲,所述一次单极唤醒脉冲在恢复操作时段期间产生具有恒定电压的脉冲一次,以及其中,所述唤醒脉冲的脉冲宽度比所述驱动电压的脉冲宽度宽。5.根据权利要求1所述的存储器件,其中,所述外围电路包括:感测放大器,其感测和放大位线和互补位线之间的电压差;恢复偏置电路,其根据由所述控制逻辑提供的唤醒信号对所述位线和所述互补位线中的至少一个施加所述恢复电压。6.根据权利要求5所述的存储器件,其中,所述恢复偏置电路包括晶体管,所述晶体管被耦接在所述位线和恢复电压端子之间,以及在所述晶体管的栅极处接收所述唤醒信号。7.根据权利要求1所述的存储器件,其中,所述恢复电压包括:大于位线预充电电压的电压电平的电压电平、或者低于所述位线预充电电压的电压电平的电压电平。8.根据权利要求1所述的存储器件,其中,每个所述存储单元包括:铁电电容器,其包括被耦接到公共极板的第一电极;以及存取晶体管,其被耦接在所述铁电电容器的第二电极和位线之间,并且包括被耦接到字线的栅极。9.根据权利要求5所述的存储器件,其中,所述恢复偏置电路包括:第一晶体管,其被耦接在所述互补位线和第一恢复电压端子之间,以及在其栅极处接收所述唤醒信号;以及第二晶体管,其被耦接在所述位线和第二恢复电压端子之间,以及在其栅极处接收所述唤醒信号。10.根据权利要求9所述的存储器件,其中,第一恢复电压具有与接地电压相对应的电压电平,以及其中,第二恢复电压具有与电源电压或所述接地电压相对应的电压电平。11.根据权利要求1所述的存储器件,其中,每个所述存储单元包括:铁电电容器,其包括被耦接到极板线的第一电极;以及存取晶体管,其被耦接在所述铁电电容器的第二电极和位线之间,并且包括被耦接到字线的栅极。12.根据权利要求1所述的存储器件,其中,所述外围电路通过将从外部测试装置输入
的测试图案写入所述存储单元中而施加所述恢复电压。13.根据权利要求12所述的存储器件,其中,所述外围电路通过以下操作写入所述测试图案:通过经由高电压电平激活偶字线以及通过经由多个位线将全高数据或全低数据写入所述存储单元,将输入的所述测试图案...
【专利技术属性】
技术研发人员:朴径彻,成旼哲,金世渊,
申请(专利权)人:爱思开海力士有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。