半导体结构的形成方法技术

一种半导体结构的形成方法，所述方法通过所述非注入区域和第一沟槽定义出第二沟槽的图形和位置，与采用单一膜层结构或直接通过刻蚀工艺来定义第二沟槽的图形和位置的方案相比，所述非注入区域的尺寸较大，可以增加光刻工艺的工艺窗口，降低形成所述非注入区域的难度，提高所形成的图形质量，且可以消除现有光刻工艺的限制，使得所形成的第二沟槽满足相应的节距需求，进而使得后续相应形成的第二互连线的符合相应的节距需求，故而可以提高所形成的半导体结构的性能

【技术实现步骤摘要】
半导体结构的形成方法


[0001]本专利技术涉及半导体集成制造领域，尤其涉及一种半导体结构的形成方法
。

技术介绍

[0002]光刻技术
(Lithograph)
是实现集成电路图形的关键工艺技术
。
在光刻技术中，将感光材料
(
光刻胶
)
涂覆于基底的薄膜上，采用与光刻胶感光特性相应的波段的光，透过具有特定图形的掩膜板照射至光刻胶表面，经显影后形成与掩膜板上的图形相对应的光刻胶图形
。
在集成电路的后续工艺中，以光刻胶图形作为阻挡层对其下的薄膜进行选择性刻蚀，便可以将掩膜板上的图形完整地转移到基底的薄膜上
。
[0003]随着集成电路的发展，光刻技术也经历了
G
线光刻
、I
线光刻
、KrF
深紫外光刻及
ArF
深紫外光刻等发展历程
。
曝光光源的种类包括近紫外光
(NearUltra
‑
Violet
，
NUV)、
中紫外光
(MidUltra
‑
Violet
，
MUV)、
深紫外光
(DeepUltra
‑
Violet
，
DUV)
等多种
。
[0004]然而，随着半导体结构尺寸的进一步缩小，现有光刻工艺的精度已经无法满足半导体结构的尺寸精准度要求，影响了所形成的半导体结构的性能
。

技术实现思路

[0005]本专利技术解决的问题是提供一种半导体结构的形成方法，以提高所形成的半导体结构的性能
。
[0006]为解决上述问题，本专利技术提供了一种半导体结构的形成方法，包括：
[0007]提供基底，所述基底包括待刻蚀层；
[0008]在所述待刻蚀层上形成第一掩膜层；
[0009]对第一掩膜层执行离子注入，形成非注入区域和位于所述非注入区域外围的注入区域；所述非注入区域分别沿第一方向和第二方向延伸，所述第一方向与所述第二方向垂直与所述第一方向相垂直的第二方向；
[0010]形成注入区域和非注入区域之后，在所述第一掩膜层上形成第三掩膜层，所述第三掩膜层中具有多个沿所述第一方向延伸的第一开口，所述第一开口位于所述非注入区域上方，且在平行于所述待刻蚀层的投影面上，沿所述第二方向所述非注入区域被所述第一开口分割形成多个间隔排布的第二沟槽形成区域；
[0011]以所述第三掩膜层为掩膜刻蚀所述第一掩膜层，在所述第一掩膜层中形成位于所述第一开口底部的第一沟槽；
[0012]基于所述第一沟槽，刻蚀去除所述第二沟槽形成区域，在所述第一掩膜层中形成第二沟槽，所述第二沟槽沿第一方向延伸且沿第二方向与所述第一沟槽间隔排布；
[0013]形成第二沟槽之后，以所述侧墙层和所述第一掩膜层为掩膜，图形化所述第一沟槽和第二沟槽下方的待刻蚀层，形成目标图形
。
[0014]可选地，所述第一开口沿所述第一方向还延伸至所述非注入区域两侧的部分注入区域上方
。
[0015]可选地，所述对所述第一掩膜层执行离子注入的步骤包括：
[0016]在所述第一掩膜层上形成第二掩膜层；
[0017]以所述第二掩膜层为掩膜对第一掩膜层执行离子注入，形成非注入区域和位于所述非注入区域外围的注入区域；
[0018]形成非注入区域和位于所述非注入区域外围的注入区域之后，去除所述第二掩膜层
。
[0019]可选地，所述第二掩膜层的材料为光刻胶，形成所述第二掩膜层的工艺包括正性显影工艺
。
[0020]可选地，所述基于所述第一沟槽，刻蚀去除所述第二沟槽形成区域的步骤包括：形成所述第一沟槽之后，去除所述第三掩膜层；在所述第一沟槽的侧壁上形成侧墙层；形成侧墙层之后，刻蚀去除所述第二沟槽形成区域，在所述第一掩膜层中形成第二沟槽；
[0021]图形化所述第一沟槽和第二沟槽下方的待刻蚀层的步骤包括：以所述侧墙层与所述第一掩膜层为掩膜，图形化所述第一沟槽和第二沟槽下方的待刻蚀层
。
[0022]可选地，形成所述侧墙层的步骤包括：
[0023]形成保形覆盖所述第一沟槽的底部和侧壁以及所述第一掩膜层顶部表面的侧墙材料层；
[0024]去除位于所述第一沟槽的底部和所述第一掩膜层顶部表面的侧墙材料层，保留位于第一沟槽侧壁的侧墙材料层作为所述侧墙层
。
[0025]可选地，所述侧墙材料层的形成工艺包括原子层沉积工艺
。
[0026]可选地，所述侧墙层的材料包括氧化硅
、
氮化硅
、
氧化铝
、
氮化铝
、
氮化钛和氧化钛中的一种或多种
。
[0027]可选地，刻蚀去除剩余的所述非注入区域的工艺为湿法刻蚀工艺
。
[0028]可选地，所述待刻蚀层包括介电层；
[0029]以所述侧墙层和第一掩膜层为掩膜，图形化所述第一沟槽和第二沟槽下方的介电层，在所述介电层中形成多个互连槽；
[0030]所述方法还包括：在所述互连槽中形成互连线
。
[0031]可选地，所述介电层的材料包括低
k
介质材料
、
超低
k
介质材料
、
氧化硅
、
氮化硅或氮氧化硅等中至少一种
。
[0032]可选地，所述待刻蚀层包括硬掩膜材料层；形成所述第一掩膜层之后，所述第一掩膜层位于所述硬掩膜材料层之上；
[0033]形成所述第二沟槽之后，图形化所述第一沟槽和第二沟槽下方的所述硬掩膜材料层，在所述硬掩膜材料层形成位于第一沟槽底部的第三沟槽，并在所述硬掩膜材料层中形成位于所述第二沟槽底部的第四沟槽，使所述硬掩膜材料层形成硬掩膜层；
[0034]以所述硬掩膜层为掩膜图形化所述第三沟槽和第四沟槽下方的介电层，在所述介电层中形成所述第一互连槽和所述第二互连槽
。
[0035]可选地，所述硬掩膜材料层的材料包括氮化钛
、
碳化钨
、
氧化硅
、
碳氧化硅和碳氮氧化硅中至少一种
。
[0036]可选地，以所述第三掩膜层为掩膜刻蚀所述第一掩膜层的工艺为湿法刻蚀工艺
。
[0037]可选地，所述第一掩膜层的材料包括非晶硅
。
[0038]可选地，所述第三掩膜层的材料为光刻胶，形成所述第三掩膜层的工艺包括负性显影工艺
。
[0039]与现有技术相比，本专利技术的技术方案具有以下优点：
[0040]本专利技术实施例提供了一种半导体结构的形成方法，包括：提供基底，所述基底包括待刻蚀层；在所述待刻蚀层上形成第一掩膜层；对第一掩膜层执行离子注本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底包括待刻蚀层；在所述待刻蚀层上形成第一掩膜层；对所述第一掩膜层执行离子注入，形成非注入区域和位于所述非注入区域外围的注入区域；所述非注入区域分别沿第一方向和第二方向延伸，所述第一方向和与所述第二方向垂直；在所述第一掩膜层上形成第三掩膜层，所述第三掩膜层中具有多个沿所述第一方向延伸的第一开口，所述第一开口位于所述非注入区域上方，且在平行于所述待刻蚀层的投影面上，沿所述第二方向所述非注入区域被所述第一开口分割形成多个间隔排布的第二沟槽形成区域；以所述第三掩膜层为掩膜刻蚀所述第一掩膜层，在所述第一掩膜层中形成位于第一开口底部的第一沟槽；基于所述第一沟槽，刻蚀去除所述第二沟槽形成区域，在所述第一掩膜层中形成第二沟槽，所述第二沟槽沿第一方向延伸且沿第二方向与所述第一沟槽间隔排布；图形化所述第一沟槽和第二沟槽下方的待刻蚀层，形成目标图形
。2.
根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第一开口沿所述第一方向还延伸至所述非注入区域两侧的部分注入区域上方
。3.
根据权利要求1所述的半导体结构的形成方法，其特征在于，所述对所述第一掩膜层执行离子注入的步骤包括：在所述第一掩膜层上形成第二掩膜层；以所述第二掩膜层为掩膜对第一掩膜层执行离子注入，形成非注入区域和位于所述非注入区域外围的注入区域；形成非注入区域和位于所述非注入区域外围的注入区域之后，去除所述第二掩膜层
。4.
根据权利要求3所述的半导体结构的形成方法，其特征在于，所述第二掩膜层的材料为光刻胶，形成所述第二掩膜层的工艺包括正性显影工艺
。5.
根据权利要求1所述的半导体结构的形成方法，其特征在于，所述基于所述第一沟槽，刻蚀去除所述第二沟槽形成区域的步骤包括：形成所述第一沟槽之后，去除所述第三掩膜层；在所述第一沟槽的侧壁上形成侧墙层；形成侧墙层之后，刻蚀去除所述第二沟槽形成区域，在所述第一掩膜层中形成第二沟槽；图形化所述第一沟槽和第二沟槽下方的待刻蚀层的步骤包括：以所述侧墙层与所述第一掩膜层为掩膜，图形化所述第一沟槽和第二沟槽下方的待刻蚀层
。6.
根据权利要求5所述的半导体结构的形成方法，其特征在于，形成所述侧墙层的步骤包括：形成保形覆盖所述第一沟槽的底部和侧壁
、
以及所述第一掩膜层顶部表面的侧墙材料层；去除位于所述第一沟槽的底部和所述第一掩膜层顶部表面的侧墙材料层，保留位于第一沟槽侧壁的侧墙材料层作为所述侧墙层
。7.
根据权利要求6所述的半导体结构的形成方法，其特征在于，所述侧墙材料层的形成工艺包括原子...

【专利技术属性】
技术研发人员：吴轶超，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：