增加制造技术

本发明专利技术公开增加

【技术实现步骤摘要】
增加JFET区源极接触的源极及栅极互联埋沟井式槽VDMOSFET结构


[0001]本专利技术涉及大功率器件
MOSFET
结构
，具体涉及增加
JFET
区源极接触的源极及栅极互联埋沟井式槽
VDMOSFET
结构
。

技术介绍

[0002]MOSFET
器件在大功率分立器件领域应用广泛，当前碳化硅功率器件行业内多数应用的
MOSFET
结构为
VDMOSFET
和
UMOSFET
两种
。
由于刻蚀难度大，难以保证
U
槽两侧平行，容易形成
sub
‑
trench
等原因，很多功率器件厂商不得不放弃对
UMOSFET
产品的开发，将研发精力投入到
VDMOSFET
研发优化上
。
[0003]碳化硅功率
MOSFET
的研发主要分两个方向：
1.
器件性能的优化
(
迁移率
、
可靠性
、
损耗及电学特性等
)
；
2.
器件尺寸的缩减
。(
如图1‑3所示
)
[0004]1、
关于器件性能的优化：
[0005]器件性能的优化主要体现在迁移率的提高优化，体二极管正向压降的降低优化，开关损耗的降低优化，开关时间的降低优化，可靠性的优化等
。
[0006]关于器件性能，传统的
VDMOSFET
器件，其体二极管主要由
PN
结组成，其开启电压相对较大
。
[0007]传统
VDMOSFET
的
Crss
也较大，这是由于栅极
(G
极
)
与漏极
(D
极
)
的正对面积较大
。Crss
较大，直接导致器件的
Ciss、Coss
等参数较大，从而增加器件的开关损耗
。
[0008]2、
关于器件尺寸的缩减：
[0009]器件尺寸的缩减主要体现在单个元胞尺寸的缩减，主要与工艺材料的特性
、
质量等因素有关，也与光刻机的能力及器件结构设计有关
。(
器件单个元胞尺寸标注如图4所示
)
[0010]单个元胞尺寸的缩减，主要与各膜层材料特性有关
。
器件设计端主要考虑的问题在于如何减少
L9。
减少
L9
的主要途径在于
L1
与
L5
尺寸的减小
。
目前国际市场上的碳化硅
VDMOSFET
器件
L1
尺寸基本都维持在
2um
左右，这主要因为当前器件采用了
JFET
区
(L1)
注入技术，增加了
JFET
区载流子浓度，从而缩减了
L1
，但由于过高的
JFET
区浓度会使器件击穿电压降低，所以
L1
的尺寸基本趋于稳定
。
同理，由于器件
P
‑
WELL
区受
L2、L3、L4
的限制，而
L2、L3、L4
又受
L6、L7、L8
的限制，
L6、L7、L8
受材料特性及光刻尺寸的限制，导致器件的元胞尺寸很难进一步减小
。U
槽
MOSFET
结构的专利技术，大大缩减了单个元胞尺寸，但其对刻蚀要求过于严苛，且经常出现各种缺陷，让各大厂家望而却步
。(
如图5所示
)
[0011]UMOSFET
对于
U
槽的要求过于严苛，理想的
UMOSFET
结构要求
U
槽两边相互平行且垂直于顶面，底角不能出现
sub
‑
trench
且圆滑
。(
如图6所示
)
[0012]然而实际刻蚀形成的
U
槽与理想的
U
槽相差很大
。(
如图7所示
)
[0013]U
槽的刻蚀难度直接导致了许多国际大厂不得不采用单边
UMOS
结构，这样就使得
UMOS
所具有的高电流密度的优越性能被腰斩，其相对于
VDMOSFET
的优势直接减半
。
在
VDMOSFET
的沟道迁移率不断提升之后，
UMOSFET
的优势变得十分微弱
。(
单边
UMOSFET
结构如
图8所示
)
[0014]因此，
VDMOSFET
依然是碳化硅功率
MOSFET
研发的主流
。
在材料特性被设计者应用到极限程度后，如何进一步缩小器件尺寸，成为行业内开发者需要面临的新的难题
。
很多行业内部开发者在元胞尺寸达到材料极限后，采用改变元胞形状的方法来增加器件电流密度，从而达到类似缩减元胞尺寸的相同效果
。(
如图9和
10
所示
)
[0015]但研究数据表明，在长条形元胞
、
正方形元胞
、
圆形元胞及多边形元胞中，最终只有六边形元胞有一定的改进，但是很微小，所以研究人员仍然需要对元胞结构的自身做出改进设计，才能达到所需的尺寸要求来到达增加器件电流密度的目的，并且根据使用过程中反馈出的问题，开关损耗较大，开启电压较大，为解决上述一些列问题，本专利技术提供了一种新型的元胞结构来在六边形元胞的基础上并增加
JFET
区源极接触来进一步减小元胞尺寸和消除开关损耗
、
开启电压较大的目的
。

技术实现思路

[0016]有鉴于此，本专利技术的目的在于提供增加
JFET
区源极接触的源极及栅极互联埋沟井式槽
VDMOSFET
结构，解决目前六边形元胞结构的
VDMOSFET
器件尺寸仍然具有较大尺寸电流密度仍需提升和开关损耗
、
开启电压较大的问题，以及在采用井式槽将欧姆接触由横向改为纵向，依然能够保证金属与
N
‑
SOURCE
区及
Pwell
区同时形成欧姆接触，虽进一步大幅度缩减器件尺寸，但所需平面尺寸大幅度减小导致多边形元胞造成的被掩埋的井式槽无法与外界源极金属相连的问题，还有伴随增加
JFE本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
增加
JFET
区源极接触的源极及栅极互联埋沟井式槽
VDMOSFET
结构，包括碳化硅外延层，所述碳化硅外延层上在二维平面内阵列排布有注入区，所述注入区包括
Pwell
区
1、N
‑
SOURCE
区和
JFET
区，所述碳化硅外延层通过离子注入形成所述
Pwell
区1，所述
Pwell
区1上通过离子注入形成有
N
‑
SOURCE
区，所述碳化硅外延层上淀积有多晶硅
(G
极
)
，所述多晶硅
(G
极
)
外围包裹有氧化层1，以上结构在定义单位范围内形成互相并联的六边形元胞1，其特征在于，所述
JFET
区上方顶端具有肖特基结，所述肖特基结上方多晶硅
(G
极
)
断裂并分别由氧化层1包裹与源极隔离，所述肖特基结上方淀积有金属1，用于形成肖特基接触，所述碳化硅外延层表面还刻蚀形成有一井式槽，所述井式槽开口向上并贯穿所述
N
‑
SOURCE
区下方并深入至所述
Pwell
区1内，所述井式槽内淀积有金属2，用于形成欧姆接触，所述井式槽上方连通设有一埋沟，所述埋沟上方横向的氧化层1合并为一体并沉积入所述埋沟内，使得栅源隔离和横向尺寸减小；所述六边形元胞1在六个边上均等距分布有另一六边形元胞1，所述六边形元胞1之间并联连接，在非水平宽度方向的任意相邻两个所述六边形元胞1之间形成有源极互联结构，该方向具有向线为
Z
向线，所述源极互联结构用于连接任意
Z
向线两个所述六边形元胞1的源极金属2并引出连接外界源极，在
Z
向线上相邻所述六边形元胞1和源极互联结构还可视为形成哑铃状元胞，任意相邻所述六边形元胞1的所述多晶硅
(G
极
)
之间设有栅极互联结构
。2.
根据权利要求1所述的增加
JFET
区源极接触的源极及栅极互联埋沟井式槽
VDMOSFET
结构，其特征在于，所述六边形元胞1在空间上包括
Pwell
区
1、Pwell
区1两侧相邻的
JFET
区的一半，在空间上所述
Pwell
区1及任意一侧相邻的
JFET
区可视作形成六边形元胞2，所述六边形元胞1与六边形元胞2尺寸相同
。3.
根据权利要求1所述的增加
JFET
区源极接触的源极及栅极互联埋沟井式槽
VDMOSFET
结构，其特征在于，所述源极互联结构包括
Z
向线上相邻两个所述
Pwell
区1之间的
Pwell
区2，所述
Pwell
区2上开凿有与所述井式槽对齐连通的源极互联槽1，所述源极互联槽1内设有金属4，所述金属4用于与所述金属2接触，使得相邻六边形元胞1的源极互联，所述氧化层1沉积入所述源极互联槽1内覆盖所述金属4，使得栅源隔离，所述金属4位于所述氧化层1外侧的部分上侧连接有金属5，所述金属5连接外界源极；所述金属
2、
金属
1...

【专利技术属性】
技术研发人员：许一力，
申请(专利权)人：杭州谱析光晶半导体科技有限公司，
类型：发明
国别省市：