一种扇出封装结构及其形成方法技术

本发明专利技术涉及半导体封装技术领域，公开了一种扇出封装结构及其形成方法，扇出封装结构包括：第一芯片；导电柱，其位于所述第一芯片的旁边，且一端与所述第一芯片的正面持平；塑封层，其塑封所述第一芯片和所述导电柱，且所述第一芯片的正面和所述导电柱的两端露出所述塑封层；第一互连结构，其布置在所述塑封层的第一面，并与所述第一芯片及所述导电柱电连接；第二互连结构，其布置在所述第一互连结构背离所述塑封层的一面；以及第二芯片，其错位倒装布置在所述第二互连结构背离所述第一互连结构的一面

【技术实现步骤摘要】
一种扇出封装结构及其形成方法


[0001]本专利技术涉及半导体封装
，尤其涉及一种扇出封装结构及其形成方法
。

技术介绍

[0002]伴随着微电子技术的快速发展，集成电路的特征尺寸不断缩小，互联的密度不断提高，对于封装整理的尺寸要求越来越严格，如何将多种不同尺寸类型的芯片高度集成在一个封装体中是如今芯片封装领域小型化趋势中一个主要的方向
。
[0003]目前业界主流的扇出封装技术，都是通过芯片重构晶圆，并在该晶圆上进行
RDL(Re
‑
Distribution Layer
，重布线层
)
来实现芯片的扇出封装，多种芯片的集成方式仅仅通过在平面上的集成完成封装，相对来说在三维方向上的利用率不足，同时由于传感芯片（
MEMS
芯片，光学传感器等）采集的感知信号不能穿过塑封料，故芯片表面不可以被塑封料覆盖
。
现有的将传感芯片塑封的封装结构会影响感知信号的传输
。

技术实现思路

[0004]为解决现有技术中的上述问题中的至少一部分问题，本专利技术提供了一种扇出封装结构，包括：第一芯片；导电柱，其位于所述第一芯片的旁边，且一端与所述第一芯片的正面持平；塑封层，其塑封所述第一芯片和所述导电柱，且所述第一芯片的正面和所述导电柱的两端露出所述塑封层；第一互连结构，其布置在所述塑封层的第一面，并与所述第一芯片及所述导电柱电连接，其中所述塑封层的第一面为同时露出所述第一芯片和所述导电柱的表面；第二互连结构，其布置在所述第一互连结构背离所述塑封层的一面；以及第二芯片，其错位倒装布置在所述第二互连结构背离所述第一互连结构的一面
。
[0005]进一步地，所述第二芯片的一部分与第二互连结构连接，另一部分在水平方向超出第二互连结构，处于悬空状态
。
[0006]进一步地，还包括：第三互连结构，其布置在所述塑封层的第二面，并与所述导电柱电连接，其中所述塑封层的第二面与第一面相对；第四互连结构，其布置在所述第三互连结构背离所述塑封层的一面，并与所述第三互连结构电连接；焊球，其布置在所述第四互连结构背离第三互连结构的一面；以及底填胶，其填充在所述第二芯片与所述第二互连结构之间
。
[0007]进一步地，所述第一互连结构包括：第一介质层，其布置在所述塑封层的第一面；以及第一重布线层，其位于第一介质层中，且表面露出第一介质层，所述第一重布线层
与所述第一芯片及所述导电柱电连接；所述第二互连结构包括：第二介质层，其布置在所述第一互连结构背离所述塑封层的一面；以及第一凸点下金属，其位于所述第二介质层中，且表面露出所述第二介质层，所述第一凸点下金属与第一重布线层电连接
。
[0008]进一步地，所述第二芯片具有凸点，第二芯片的部分凸点与所述第一凸点下金属连接
。
[0009]进一步地，所述第三互连结构包括：第三介质层，其布置在所述塑封层的第二面；以及第二重布线层，其位于所述第三介质层中，且表面露出所述第三介质层，所述第二重布线层与所述导电柱电连接；所述第四互连结构包括：第四介质层，其布置在所述第三互连结构背离所述塑封层的一面；以及第二凸点下金属，其位于所述第四介质层中，且表面露出所述第四介质层，所述第二凸点下金属与所述第二重布线层电连接
。
[0010]本专利技术还提供一种扇出封装结构的形成方法，包括：在载片上覆盖临时键合层，并将第一芯片倒装布置在临时键合层上；在所述临时键合层上
、
所述第一芯片的旁边布置导电柱；在所述临时键合层上形成包裹所述第一芯片和所述导电柱的塑封层；去除所述载片及所述临时键合层，暴露所述第一芯片的正面和所述导电柱的一端，并在所述塑封层的第一面依次布置第一互连结构和第二互连结构，其中所述塑封层的第一面为暴露所述第一芯片和所述导电柱的表面；以及将第二芯片错位倒装布置在所述第二互连结构背离塑封层的一面，并在所述第二芯片与所述第二互连结构之间填充底填胶
。
[0011]进一步地，在错位倒装布置第二芯片之前还包括：将所述塑封层的第二面减薄，露出所述导电柱的另一端，所述塑封层的第二面与第一面相对；在所述塑封层的第二面依次布置第三互连结构和第四互连结构；以及在所述第四互连结构处布置焊球
。
[0012]进一步地，在所述塑封层的第一面依次布置第一互连结构和第二互连结构包括：在所述塑封层的第一面覆盖第一介质层，刻蚀所述第一介质层形成线路图形，并在线路图形中填充金属形成第一重布线层，得到所述第一互连结构，其中所述第一重布线层与所述第一芯片及所述导电柱电连接；以及在所述第一介质层背离所述塑封层的表面覆盖第二介质层，通过刻蚀去除部分覆盖所述第一重布线层的所述第二介质层形成凸点下金属图形，填充金属形成第一凸点下金属，得到第二互连结构，所述第一凸点下金属与所述第一重布线层电连接；在所述塑封层的第二面依次布置第三互连结构和第四互连结构包括：在所述塑封层的第二面覆盖第三介质层，刻蚀所述第三介质层形成线路图形，并在线路图形中填充金属形成第二重布线层，得到第三互连结构；以及
在所述第三介质层背离所述塑封层的表面覆盖第四介质层，通过刻蚀去除部分覆盖所述第二重布线层的所述第四介质层形成凸点下金属图形，填充金属形成第二凸点下金属，得到第四互连结构
。
[0013]进一步地，所述第二芯片的正面具有凸点，部分所述凸点与所述第一凸点下金属电连接，使得所述第二芯片的一部分与第二互连结构连接，另一部分在水平方向超出第二互连结构，处于悬空状态
。
[0014]本专利技术至少具有下列有益效果：本专利技术公开的一种扇出封装结构及其形成方法，实现三维方向的芯片集成，显著提高了集成密度；通过扇出的方式解决了传感芯片的系统集成问题，且传感芯片在传输感知信号的过程中无需穿过塑封料；采用扇出封装，芯片之间可以通过导电柱进行信号传输，大幅了降低了信号传输路径，节约了基板传输媒介，有效的满足了高性能
、
低延时
、
单片模组低成本的要求；而且未被塑封的传感芯片错位设置，一部分悬空，构成悬臂梁结构，悬臂梁结构处没有任何干扰的介质，有利于芯片与外界互连
。
附图说明
[0015]为了进一步阐明本专利技术的各实施例的以上和其它优点和特征，将参考附图来呈现本专利技术的各实施例的更具体的描述
。
可以理解，这些附图只描绘本专利技术的典型实施例，因此将不被认为是对其范围的限制
。
在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示
。
[0016]图1示出了本专利技术一个实施例的一种扇出封装结构的剖面示意图
;
图2示出了本专利技术一个实施例的第一芯片与载片键合的示意图；图3示出了本专利技术一个实施例的在载片上布置导电柱的示意图；图4示出了本专利技术一个实施例的塑封芯片的示意图；图5示出了本专利技术一个实施例的在塑封层的第一面形成互连结构的示意图本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种扇出封装结构，其特征在于，包括：第一芯片；导电柱，其位于所述第一芯片的旁边，且一端与所述第一芯片的正面持平；塑封层，其塑封所述第一芯片和所述导电柱，且所述第一芯片的正面和所述导电柱的两端露出所述塑封层；第一互连结构，其布置在所述塑封层的第一面，并与所述第一芯片及所述导电柱电连接，其中所述塑封层的第一面为同时露出所述第一芯片和所述导电柱的表面；第二互连结构，其布置在所述第一互连结构背离所述塑封层的一面；以及第二芯片，其错位倒装布置在所述第二互连结构背离所述第一互连结构的一面
。2.
根据权利要求1所述的扇出封装结构，其特征在于，所述第二芯片的一部分与第二互连结构连接，另一部分在水平方向超出第二互连结构，处于悬空状态
。3.
根据权利要求1所述的扇出封装结构，其特征在于，还包括：第三互连结构，其布置在所述塑封层的第二面，并与所述导电柱电连接，其中所述塑封层的第二面与第一面相对；第四互连结构，其布置在所述第三互连结构背离所述塑封层的一面，并与所述第三互连结构电连接；焊球，其布置在所述第四互连结构背离第三互连结构的一面；以及底填胶，其填充在所述第二芯片与所述第二互连结构之间
。4.
根据权利要求1所述的扇出封装结构，其特征在于，所述第一互连结构包括：第一介质层，其布置在所述塑封层的第一面；以及第一重布线层，其位于第一介质层中，且表面露出第一介质层，所述第一重布线层与所述第一芯片及所述导电柱电连接；所述第二互连结构包括：第二介质层，其布置在所述第一互连结构背离所述塑封层的一面；以及第一凸点下金属，其位于所述第二介质层中，且表面露出所述第二介质层，所述第一凸点下金属与第一重布线层电连接
。5.
根据权利要求4所述的扇出封装结构，其特征在于，所述第二芯片具有凸点，第二芯片的部分凸点与所述第一凸点下金属连接
。6.
根据权利要求3所述的扇出封装结构，其特征在于，所述第三互连结构包括：第三介质层，其布置在所述塑封层的第二面；以及第二重布线层，其位于所述第三介质层中，且表面露出所述第三介质层，所述第二重布线层与所述导电柱电连接；所述第四互连结构包括：第四介质层，其布置在所述第三互连结构背离所述塑封层的一面；以及第二凸点下金属，其位于所述第四介质层中，且表面露出所述第四介质层，所述第二凸点下金属与所述第二重布线层电连接<...

【专利技术属性】
技术研发人员：殷翔，孙鹏，樊嘉祺，
申请(专利权)人：华进半导体封装先导技术研发中心有限公司，
类型：发明
国别省市：