片上非二的次幂的数据传输制造技术

本公开的实施例包括用于通过片上通信结构在集成电路的模块之间传输非二

【技术实现步骤摘要】
【国外来华专利技术】片上非二的次幂的数据传输

技术介绍

[0001]本公开一般地涉及片上环境中的通信数据，并且更具体地涉及非二
(2)
的次幂的数据传输
。
[0002]片上通信通常涉及集成电路上的不同模块，这些模块通过通信结构相互通信
。
这些模块通过多条接线耦合至通信结构，每条接线携带一比特信息
。
芯片上的不同模块可以使用不同数目的接线耦合至通信结构
。
因此，不同的模块可以具有到通信结构的不同接口
。
[0003]图1示出了传统的二
(2)
的次幂的数据传输
。
这里，发送器模块
101
通过第一接口耦合到通信结构
102
，第一接口能够例如，在每个周期传输
N
字节的数据
。
目标模块
103
可以通过第二接口耦合到通信结构
102
，该第二接口能够在每个周期传输
M
字节的数据
。
通常以二
(2)
的次幂
(
例如，
32B
，
64B
，
128B
，
256B)
的有效载荷发送数据
。
然而，接口失配可能导致不期望的低效率
。
例如，发送器模块
101
可以在周期
120
上发送数据
150
，该周期
120r/>不使用传输期间可用的所有字节
(
例如，未使用的字节
151)。
此外，当这些字节被传输到目标模块
103
时，它们必须被重新配置为与目标模块的接口相匹配的不同的二
(2)
的次幂
。
例如，如果发送器模块具有
128B
的接口，则发送器模块可以以
128B
块
(
例如，
128B、256B、384B)
发送数据
。
然而，如果发送器模块只有
120B
的数据，则可以不使用接口的全数据宽度
。
类似地，对于多个周期
121
上的数据传输，如果发送器模块发送
160B
的数据，则第一个周期使用接口的全部宽度，但第二个周期仅是部分满的
。
因此，两
(2)
个周期
(
也称为突发或节拍
)
传输
256B
，其中部分
152
和
153
被使用，第二个周期中的另一部分
154
未使用
(
例如，不在乎
)。
在目标侧，如果目标侧具有
32B
接口，它可以接受
32B
粒度的传输
。
然而，由于这种宽度转换，目标侧从发送方接收
256B
传输的突发长度为8，导致要传输额外的
96B
数据
。
这可能包括接收端的整个周期，在发送端只处理“不在乎”的数据
。
在图1中说明了针对部分
151
在
151a
‑
b
跨周期接收，而最后一个周期仅部分填充目标接口数据宽度，留下额外的未使用部分
160
的情况
。
[0004]当大量数据以非常高的速度传输时，这种低效会转化为浪费时间和功率
。
附图说明
[0005]图1示出了传统的二
(2)
次幂数据传输
。
[0006]图2示出了根据一个实施例的用于传输非二
(2)
的次幂的字节的数据的片上通信结构
。
[0007]图3示出了根据一个实施例的非二
(2)
的次幂的字节的数据的通信方法
。
[0008]图4示出了根据另一个实施例的用于传输非二
(2)
的次幂的字节的数据的片上通信结构
。
[0009]图5示出了根据另一个实施例的非二
(2)
的次幂的字节的数据的传输
。
[0010]图6示出了根据一个实施例的发送器模块通过结构执行与目标模块之间的读取传输
。
[0011]图7示出了根据一个实施例的发送器模块通过结构执行与目标模块之间的写传输
。
具体实施方式
[0012]描述了用于片上非二
(2)
的次幂数据传输的技术
。
在以下描述中，出于解释的目的，列举了许多示例和具体细节，以便提供对一些实施例的全面理解
。
由权利要求书定义的各种实施例可以单独地或与下面描述的其他特征组合地包括这些示例中的一些或全部特征，并且可以进一步包括本文描述的特征和概念的修改和等同
。
[0013]本公开的特征和优点包括用于通过片上通信结构传输非二
(2)
的次幂的字节的数据的片上通信技术
。
根据本文描述的各种实施例，非二
(2)
的次幂的字节的数据可以在集成电路上的模块之间传输，这减少了数据传输的未使用
(
例如，不在乎
)
部分的数量，以提高系统的效率
(
例如，更少浪费的循环以减少功耗和更快的总体数据传输速度
)。
[0014]图2示出了根据一个实施例的用于在模块之间传输非二
(2)
的次幂的字节的数据的片上通信结构
。
这里，集成电路
200(
又称，芯片
)
可以包括多个用于实现电路的各种功能的模块
201
‑
206。
芯片
200
可以是微处理器
、
微控制器
、
图形处理器
、
片上系统
(SoC)
，人工智能处理器
(
例如，用于优化神经网络计算的数字处理器
)
，或可能需要在模块之间快速和高效地传输数据的任何其他数字处理器
。
因此，模块可以包括直接存储器访问
(DMA)
模块
、
高速缓存模块
、
存储器接口模块
、
芯片接口模块
、
视频解码器模块，或者例如，广泛的其它模块中的任何一个
。
芯片
200
还可进一步包括一个或多个控制处理器
250
和非瞬态计算机可读存储介质
(CRM)251。CRM 251
可存储由处理器
250
执行的程序代码，以执行各本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.
一种集成电路，包括：片上通信结构；第一模块，包括耦合到所述片上通信结构的
、
具有第一数据宽度的接口；以及第二模块，包括耦合到所述片上通信结构的
、
具有第二数据宽度的接口，所述第二数据宽度小于所述第一数据宽度，其中非二
(2)
的次幂的字节的数据通过所述片上通信结构在所述第一模块和所述第二模块之间被发送，并且其中所述片上通信结构在所述第一数据宽度与所述第二数据宽度之间映射所述非二
(2)
的次幂的字节的数据
。2.
根据权利要求1所述的集成电路，其中所述片上通信结构包括连接多个片上模块的片上同步总线，所述片上同步总线包括用于命令和数据的单独接线
。3.
根据权利要求1所述的集成电路，其中所述第一模块通过生成命令来发起传输，所述命令包括元数据，所述元数据描述所述传输中所述非二
(2)
的次幂的数目的字节
。4.
根据权利要求3所述的集成电路，其中所述元数据包括针对所述非二
(2)
的次幂的字节的数据的起始字节以及字节的总数目或结束字节中的一个
。5.
根据权利要求3所述的集成电路，其中所述元数据指定所述非二
(2)
的次幂的字节的数据在所述第一模块接口或所述第二模块接口中的偏移
。6.
根据权利要求3所述的集成电路，其中所述片上通信结构基于所述命令中的所述元数据来配置所述映射
。7.
根据权利要求1所述的集成电路，其中在读取命令期间，所述非二
(2)
的次幂的字节的数据通过所述片上通信结构将从所述第二模块被发送到所述第一模块，其中所述片上通信结构从所述第一模块接收所述读取命令，并生成到所述第二模块的多个读取命令，并且其中所述片上通信结构生成对所述第一模块的响应，所述响应包括响应于所述多个读取命令而从所述第二模块接收的所述非二
(2)
的次幂的字节的数据
。8.
根据权利要求1所述的集成电路，其中在写入命令期间，所述非二
(2)
的次幂的字节的数据通过所述片上通信结构从所述第一模块被发送到所述第二模块，其中所述片上通信结构从所述第一模块接收所述写入命令和所述非二
(2)
的次幂的字节的数据，并生成到所述第二模块的多个写入命令，所述多个写入...

【专利技术属性】
技术研发人员：M，
申请(专利权)人：微软技术许可有限责任公司，
类型：发明
国别省市：