一种功率模块制造技术

一种功率模块，为双芯片并联结构的硅基

【技术实现步骤摘要】
一种功率模块


[0001]本专利技术涉及一种功率模块，特别是一种并联芯片电气参数完全对称且杂散电感极低的功率模块
。

技术介绍

[0002]现有技术并联芯片的功率回路的杂散参数不同，并联芯片的控制回路的杂散参数也不同，导致在开关瞬间，各并联芯片的电压应力，电流应力，热应力并不相同，综合应力最大的芯片成为整个模块的短板，其可靠性和寿命决定了整个模块的可靠性和寿命
。
现有大电流
MOSFET(Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor
，金属
‑
氧化物半导体场效应晶体管，简称金氧半场效晶体管
)
功率模块的电气互联结构，主要存在如下问题：
[0003]1)
功率回路的杂散电感太大，开关瞬间杂散电感的储能急剧变化，导致与之串联的开关器件电压
Vds
产生震荡性尖峰；由于
MOSFET
的开关频率一般较高，此重复性的电压应力会逐渐损坏开关器件本体，导致整个变流器失效；
[0004]2)
此震荡性电压
Vds
导致主电流
Id
同样震荡，对周围空间形成强烈的电磁发射，造成控制失效
、
通讯失败等故障；
[0005]3)
对控制回路产生串扰耦合，在
Vgs
电压波形上产生毛刺，严重时甚至造成
>Vgs
电平翻转，产生过流短路等故障，瞬间损坏功率
MOSFET。

技术实现思路

[0006]本专利技术所要解决的技术问题是针对现有技术的上述缺陷，提供一种并联芯片电气参数完全对称且杂散电感极低的功率模块
。
[0007]为了实现上述目的，本专利技术提供了一种功率模块，其中，所述功率模块为双芯片并联结构的硅基
MOSFET
功率模块或
SiC
‑
FET
功率模块，包括：
[0008]散热板；
[0009]多个
DBC
组件，安装在所述散热板上，每个所述
DBC
组件包括基板和设置在所述基板上的功率回路
、
控制回路和感应电阻，所述功率回路包括以中轴线对称且左右并联的两对芯片，两对所述芯片的规格相同，中间的两个所述芯片并联后分别与交流端子和负极端子连接为下桥主回路，两端的两个所述芯片并联后分别与正极端子和所述交流端子连接为上桥主回路，所述下桥主回路和上桥主回路的路径长度相等；所述控制回路为并联电路，且所述控制回路的阻抗参数相同
。
[0010]上述的功率模块，其中，所述散热板上设置有用于固定信号端子的引线支架，所述控制回路的控制信号来源于所述引线支架的同一个信号端子
。
[0011]上述的功率模块，其中，所述基板为覆铜陶瓷基板，所述覆铜陶瓷基板的正面覆多块铜箔，所述覆铜陶瓷基板的背面覆一整块铜箔，所述覆铜陶瓷基板的正面和背面之间设置有用于绝缘和导热的中间层
。
[0012]上述的功率模块，其中，所述多块铜箔包括功率回路区铜箔
、
控制回路区铜箔和温
度感应区铜箔，所述功率回路的两对芯片附着在所述功率回路区铜箔上；所述控制回路的驱动电阻附着在所述控制回路区铜箔上；所述感应电阻附着在所述温度感应区铜箔上
。
[0013]上述的功率模块，其中，所述中间层为三氧化二铝层或氧化锆层
。
[0014]上述的功率模块，其中，所述功率回路的两对所述芯片包括第一上桥芯片
、
第二上桥芯片
、
第一下桥芯片和第二下桥芯片，所述第一上桥芯片
、
第二上桥芯片
、
第一下桥芯片和第二下桥芯片的铜连接端子通过超声压接与所述功率回路区铜箔直接连接，或通过键合线与所述功率回路区铜箔连接
。
[0015]上述的功率模块，其中，所述控制回路包括第一驱动电阻
、
第二驱动电阻和缓冲电路，所述缓冲电路为吸收电阻和吸收电容串联电路
。
[0016]上述的功率模块，其中，所述控制回路的第一驱动电阻
、
第二驱动电阻和缓冲电路的铜连接端子通过超声压接与所述控制回路区铜箔直接连接，或通过键合线与所述控制回路区铜箔连接
。
[0017]上述的功率模块，其中，所述第一驱动电阻和第二驱动电阻均为栅极驱动电阻
。
[0018]上述的功率模块，其中，所述感应电阻为
NTC
热敏电阻
。
[0019]本专利技术的技术效果在于：
[0020]本专利技术并联芯片的静态均流能力完全相同，即均流性能
100
％；并联芯片的动态均流能力完全相同，即动态均流性能达到
100
％；并联芯片的开关暂态电压过冲幅值完全相同，即动态电压应力完全相同；并联芯片的损耗完全相同，在具体应用中如果散热条件相同，则两者受到的热应力也完全相同
。
实现了针对并联芯片的完全相同的电气互联参数，包括主功率回路参数和控制回路参数；无论在开关瞬态工况还是稳态工况下，实现了电压应力
、
电流应力和功率损耗完全相同，避免了常见模块中并联芯片的物理应力不均形成的木桶短板效应；同时，功率回路的换流电感实现了最小化设计，极大降低了关断过程中器件两端的电压应力；并联芯片的电气应力完全一致性和最小化的电压应力极大地提高了功率模块的可靠性和寿命
。
[0021]以下结合附图和具体实施例对本专利技术进行详细描述，但不作为对本专利技术的限定
。
附图说明
[0022]图1为本专利技术一实施例的功率模块爆炸图；
[0023]图2为本专利技术一实施例的引线支架结构示意图；
[0024]图3为本专利技术一实施例的散热板结构示意图；
[0025]图4为本专利技术一实施例的功率模块结构示意图；
[0026]图5为本专利技术一实施例的
DBC
结构示意图；
[0027]图
6A
为本专利技术一实施例的
DBC
组件结构示意图；
[0028]图
6B
为图
6A
的侧视图；
[0029]图7为本专利技术一实施例的功率回路示意图；
[0030]图8为本专利技术一实施例的控制回路示意图
。
[0031]其中，附图标记
[0032]1散热板
[0033]11
冷却板
[0034]2交流端子
[0035]3引线支架
[0036]4直流负极接线柱
[0037]5直流正极接线柱
[0038]6电容组件
[0039]7DBC
组件
[0本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种功率模块，其特征在于，所述功率模块为双芯片并联结构的硅基
MOSFET
功率模块或
SiC
‑
FET
功率模块，包括：散热板；多个
DBC
组件，安装在所述散热板上，每个所述
DBC
组件包括基板和设置在所述基板上的功率回路
、
控制回路和感应电阻，所述功率回路包括以中轴线对称且左右并联的两对芯片，两对所述芯片的规格相同，中间的两个所述芯片并联后分别与交流端子和负极端子连接为下桥主回路，两端的两个所述芯片并联后分别与正极端子和所述交流端子连接为上桥主回路，所述下桥主回路和上桥主回路的路径长度相等；所述控制回路为并联电路，且所述控制回路的阻抗参数相同
。2.
如权利要求1所述的功率模块，其特征在于，所述散热板上设置有用于固定信号端子的引线支架，所述控制回路的控制信号来源于所述引线支架的同一个信号端子
。3.
如权利要求1或2所述的功率模块，其特征在于，所述基板为覆铜陶瓷基板，所述覆铜陶瓷基板的正面覆多块铜箔，所述覆铜陶瓷基板的背面覆一整块铜箔，所述覆铜陶瓷基板的正面和背面之间设置有用于绝缘和导热的中间层
。4.
如权利要求3所述的功率模块，其特征在于，所述多块铜箔包括功率回路区铜箔
、
控制回路区铜箔和温度感应区铜箔，所述功率回路的两对芯片附着在所述功率回路区铜箔...

【专利技术属性】
技术研发人员：董建强，董大虎，魏仁煜，
申请(专利权)人：潍坊佩特来电器有限公司，
类型：发明
国别省市：