一种信号处理板制造技术

本发明专利技术提供了一种信号处理板，包括：多个ＦＰＧＡ处理节点，多个ＦＰＧＡ处理节点通过互连总线按全连通的拓扑结构互连，该互连总线用于传输高速数据信号；ＦＰＧＡ主控模块，通过共享总线与多个ＦＰＧＡ处理节点互连，该共享总线用于传输控制信号；ＰＣＩ接口模块，通过局部总线与ＦＰＧＡ主控模块相连；时钟模块，与ＦＰＧＡ主控模块相连，并由主控模块控制，用于提供信号处理板的工作时钟；电源模块，用于提供信号处理板所需电压。该信号处理板的多个ＦＰＧＡ处理节点的拓扑结构灵活，可以根据具体的应用而进行互联结构重构。

【技术实现步骤摘要】

本专利技术涉及数字信号处理领域，具体而言，涉及一种信号处理板。
技术介绍
在数字信号处理领域，传统的划分方法是专用的DSP (DigitalSignal Processing，数字信号处理器)芯片成本低、算法灵活、功能强，是一种通用信号处理器，主 要用于数据计算；而FPGApieldProgrammable Gate Array，现场可编程门阵列)芯片实时 性好、时序控制能力强，多用于系统控制。由于DSP是用软件来实现数据处理的，其在数据吞吐量大、实时性要求高的场合 可能满足不了应用的需求。随着FPGA技术的发展，FPGA内接口，算法资源日趋丰富，FPGA向 DSP领地逐渐渗透。基于DSP的FPGA (如Xilinx公司的Virtex_5LXT和SXT系列FPGA内 部已集成了丰富的数字信号处理软核和硬核，具有强大的数字信号处理能力)在某些信号 处理应用中已经显示了巨大的吞吐量优势，随着高级合成工具如Simulink(The Mathfforks 公司提供的一个用于对动态系统进行多域建模和模型设计的平台)区块图合成的广泛应 用，用FPGA实现信号处理已经变得非常方便灵活。多FPGA系统的关键是如何将多片FPGA按照某种拓扑结构连接在一起以实现预定 的功能，使其具有较高的集成度和运算速度。设计多FPGA系统的一个重要步骤是决定FPGA 间的互联拓扑结构，这对系统的总体性能有很大影响。常见的FPGA互联结构有以下两种 总线型和星型结构。星型结构具有如下特点结构和控制简单，便于建网和管理；其缺点 是成本高、可靠性较低、资源共享能力较差。总线型结构是将各个FPGA节点均挂在一条总 线上，总线结构的特点是结构简单，可扩充性好，但是维护难，分支节点故障查找难。以上 两种互联结构都存在拓扑结构灵活性较差的缺点，不能根据具体的应用而进行互联结构重 构。
技术实现思路
本专利技术所要解决的技术问题是提供一种信号处理板，该信号处理板的多个FPGA 处理节点的拓扑结构灵活，可以根据具体的应用而进行互联结构重构。为了解决上述技术问题，本专利技术提供了一种信号处理板，该信号处理板包括多个 FPGA处理节点，多个FPGA处理节点通过互连总线按全连通的拓扑结构互连，该互连总线用 于传输数据信号；FPGA主控模块，通过共享总线与多个FPGA处理节点互连，该共享总线用 于传输控制信号；PCI (Peripheral Component Interconnect，外设部件互连)接口模块，通 过局部总线与FPGA主控模块相连；时钟模块，与FPGA主控模块相连，并由主控模块控制，用 于提供信号处理板的工作时钟；电源模块，用于提供信号处理板所需电压。进一步地，FPGA处理节点通过共享总线仲裁。进一步地，FPGA处理节点通过基于 LVDS(Low-VoltageDifferential Signaling, 低压差分信号)差分线的自定义接口进行板内互连，以及与板外实现互连。3进一步地，FPGA处理节点挂载有 DDRII-SDRAM(Double DataRate 2 Synchronous Dynamic Random Access Memory，基于第二代双倍速率内存技术的同步动态随机存取存储 器)存储器或DDRII_SRAM(Double Data Rate 2 Static Random Access Memory,基于第二 代双倍速率内存技术的静态随机存储器)存储器。进一步地，FPGA处理节点以以下中的一种配置方式进行配置上位机配置，上位 机将FPGA的配置文件经PCI接口模块传送至FPGA主控模块，并由FPGA主控模块对多个 FPGA处理节点进行SelectMap ( 一种FPGA并行配置模式)配置；NOR Flash加载，上位机通 过FPGA主控模块将配置数据写入NOR Flash中，上电后由FPGA主控模块读取NOR Flash中 的配置数据，并通过多个FPGA处理节点的SelectMap配置接口进行配置JTAG (Joint Test ActionGroup，联合测试行动小组)加载，用于单板调试模式。进一步地，FPGA主控模块采用 EPR0M(Erasable ProgrammableRead-Only Memory, 可擦除可编程只读存储器)配置方式。进一步地，PCI接口模块采用PCI9656芯片。进一步地，PCI接口模块支持三种传输模式主模式、从模式和DMA (Direct Memory Access，直接存储器访问)模式。进一步地，时钟模块可以采用板上晶振提供的时钟，还可以采用通过 CPCI (Compact Peripheral Component Interconnect，紧凑型外设组件互连标准)接插件 进来的外时钟。进一步地，多个FPGA处理节点为六个。本专利技术具有以下有益效果1.本专利技术FPGA处理节点之间的高速互连总线采用全连通的拓扑连接方式，使得 用户可以根据不同任务处理的特点，构成不同的网络结构，实现了多个FPGA处理节点之间 拓扑结构的灵活性；同时，用户也可以根据具体的应用配置FPGA系统的大小，以便有效地 利用FPGA，降低成本。2.本专利技术的信号处理板包括两套总线，即基于全连通拓扑结构的高速互连总线和 低速共享总线。这样的设计使得高速数据传输和低速控制信息传输的通道分离，简化了上 层通信协议设计的难度，便于系统的开发使用。3.本专利技术的信号处理板采用了全FPGA系统架构，S卩1片FPGA作为主控，其他多片 FPGA作为数据处理节点。这样的架构有如下优点用硬件实现数据处理，实时性好，时序控 制能力强，处理能力强，板内和板间的数据传输带宽大，接口形式灵活多样。4.本专利技术采用了各节点硬件结构复制技术多个FPGA处理节点的主要硬件构成 基本相同，使得其结构容易扩展，功能配置灵活，具有良好的可维护性，同时，降低了信号板 的设计难度。附图说明此处所说明的附图用来提供对本专利技术的进一步理解，构成本申请的一部分，本发 明的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中图1示出了根据本专利技术优选实施例的信号处理板的功能模块原理框图；图2示出了根据本专利技术优选实施例的信号处理板的FPGA处理节点间的连接示意4图；图3示出了根据本专利技术优选实施例的信号处理板的FPGA处理节点主从式拓扑结 构的结构框图；图4示出了根据本专利技术优选实施例的信号处理板的FPGA处理节点并行式拓扑结 构的结构框图；图5示出了根据本专利技术优选实施例的信号处理板的共享总线结构示意图；图6示出了根据本专利技术优选实施例的信号处理板的FPGA配置示意图。具体实施例方式下面将参考附图并结合实施例，来详细说明本专利技术。图1示出了根据本专利技术优选实施例的信号处理板的功能模块原理框图，如图1所 示，本实施例的信号处理板是采用标准CPCI总线结构的多FPGA高速信号处理板，其包括 一个电源模块、一个时钟模块、六个FPGA处理节点、一个FPGA主控模块和一个PCI接口模 块。信号处理板采用的是全FPGA结构，共采用七片FPGA芯片，其中一片FPGA作为 FPGA主控模块，FPGA主控模块是整个信号板的主控设备，它的功能包括(l)PCI时序接口， 实现PCI从模式和PC本文档来自技高网...

【技术保护点】
一种信号处理板，其特征在于，包括：多个ＦＰＧＡ处理节点，所述多个ＦＰＧＡ处理节点通过互连总线按全连通的拓扑结构互连，该互连总线用于传输数据信号；ＦＰＧＡ主控模块，通过共享总线与所述多个ＦＰＧＡ处理节点互连，该共享总线用于传输控制信号；ＰＣＩ接口模块，通过局部总线与所述ＦＰＧＡ主控模块相连；时钟模块，与所述ＦＰＧＡ主控模块相连，并由主控模块控制，用于提供所述信号处理板的工作时钟；电源模块，用于提供所述信号处理板所需电压。

【技术特征摘要】

【专利技术属性】
技术研发人员：江培华，赖永青，陶青长，王胜勇，
申请(专利权)人：北京经纬恒润科技有限公司，
类型：发明
国别省市：11[中国|北京]