半导体结构及存储器制造技术

本申请实施例提供一种半导体结构及存储器，所述半导体结构包括：第一晶圆，包括字线驱动器和第一键合结构；其中，所述字线驱动器与所述第一键合结构连接；第二晶圆，包括第二键合结构和多个晶体管阵列；其中，至少两个所述晶体管阵列的字线相互连接；所述字线与所述第二键合结构连接；所述第一晶圆与所述第二晶圆通过所述第一键合结构和所述第二键合结构键合；所述字线驱动器，用于驱动相互连接的至少两条所述字线

【技术实现步骤摘要】
半导体结构及存储器


[0001]本申请属于半导体制造
，具体涉及但不限于一种半导体结构及存储器
。

技术介绍

[0002]随着现今科技快速的发展，半导体存储器得到了广泛地使用
。
常见的半导体存储器可包括：静态随机存取存储器
(Static Random Access Memory
，
SRAM)、
闪存
(Flash Memory)
以及动态随机存取存储器
(Dynamic Random Access Memory
，
DRAM)。
其中，动态随机存取存储器由多个存储单元构成，每一个存储单元主要是由一个晶体管与一个由晶体管所控制的电容所构成，且每一个存储单元通过字线
(Word Line
，
WL)
与位线
(Bit Line
，
BL)
彼此电连接
。
[0003]对于存储大量数据的应用而言，动态随机存取存储器是最常被利用的解决方案
。
因此，对动态随机存取存储器的研究具有重要的意义
。

技术实现思路

[0004]有鉴于此，本申请实施例提供了一种半导体结构及存储器
。
[0005]第一方面，本申请实施例提供了一种半导体结构，包括：
[0006]第一晶圆，包括字线驱动器和第一键合结构；其中，所述字线驱动器与所述第一键合结构连接；
[0007]第二晶圆，包括第二键合结构和多个晶体管阵列；其中，至少两个所述晶体管阵列的字线相互连接；所述字线与所述第二键合结构连接；所述第一晶圆与所述第二晶圆通过所述第一键合结构和所述第二键合结构键合；
[0008]所述字线驱动器，用于驱动相互连接的至少两条所述字线
。
[0009]在一些实施例中，所述至少两个所述晶体管阵列在字线延伸方向相邻排布
。
[0010]在一些实施例中，所述半导体结构还包括：
[0011]字线引出结构，位于相邻两个所述晶体管阵列之间；所述字线引出结构连接所述相邻两个所述晶体管阵列中相互连接的字线，并与所述第二键合结构连接
。
[0012]在一些实施例中，相邻两个所述晶体管阵列包括：第一晶体管阵列和第二晶体管阵列；所述第一晶体管阵列包括多条第一字线，所述第二晶体管阵列包括多条第二字线；所述字线引出结构包括多个；
[0013]至少一条所述第一字线与至少一条所述第二字线对应连接；
[0014]相互连接的一条所述第一字线与一条所述第二字线，连接一个所述字线引出结构
。
[0015]在一些实施例中，相互连接的所述第一字线与所述第二字线位于同一直线上
。
[0016]在一些实施例中，所述第二键合结构包括多个；
[0017]所述晶体管阵列之间的一个所述字线引出结构对应连接至一个所述第二键合结构
。
[0018]在一些实施例中，所述字线驱动器包括多个；所述第一键合结构包括多个；
[0019]多个所述字线驱动器分别与多个所述第一键合结构连接；
[0020]所述字线驱动器的数量
、
所述第一键合结构的数量以及所述第二键合结构的数量相同
。
[0021]在一些实施例中，所述半导体结构还包括以下至少之一：第一布线层
、
第二布线层以及第三布线层；其中，
[0022]所述第一布线层，位于所述字线引出结构与所述第二键合结构之间；
[0023]所述第二布线层，位于所述第二键合结构与所述第一键合结构之间；
[0024]所述第三布线层，位于所述第一键合结构与所述字线驱动器之间
。
[0025]第二方面，本申请实施例还提供了一种存储器，包括：
[0026]字线驱动器；
[0027]第一键合结构，与所述字线驱动器连接；
[0028]第二键合结构，与所述第一键合结构连接；
[0029]多个晶体管阵列；其中，至少两个所述晶体管阵列的字线相互连接；所述字线与所述第二键合结构连接；
[0030]所述字线驱动器，用于驱动相互连接的至少两条所述字线
。
[0031]在一些实施例中，所述至少两个所述晶体管阵列在字线延伸方向相邻排布
。
[0032]在一些实施例中，所述存储器还包括：
[0033]字线引出结构，位于相邻两个所述晶体管阵列之间；所述字线引出结构连接所述相邻两个所述晶体管阵列中相互连接的字线，并与所述第二键合结构连接
。
[0034]本申请实施例提供的半导体结构，第一晶圆与第二晶圆通过第一键合结构和第二键合结构键合，第二晶圆中的至少两个晶体管阵列的字线相互连接，第一晶圆中的字线驱动器可通过所述第一键合结构和所述第二键合结构驱动相互连接的至少两条所述字线
。
这样，一方面可以减少半导体结构中第一键合结构
、
第二键合结构以及相关布线的数量，降低工艺难度；另一方面，相互连接的字线可以减少晶体管阵列之间的间距，从而提升第二晶圆内的存储密度
。
附图说明
[0035]图
1A
为一实施例示出的一种
DRAM
的系统层级结构的局部示意图；
[0036]图
1B
为一实施例示出的一种
DRAM
的存储阵列的示意图；
[0037]图
1C
为一实施例示出的一种
DRAM
的晶体管阵列的示意图；
[0038]图
1D
为一实施例示出的一种
DRAM
的存储单元的示意图；
[0039]图
1E
为一实施例示出的一种半导体结构的示意图一；
[0040]图
1F
为另一实施例示出的一种半导体结构的示意图二；
[0041]图
1G
为又一实施例示出的一种半导体结构的示意图三；
[0042]图
2A
为本申请实施例提供的一种半导体结构的示意图；
[0043]图
2B
为本申请实施例提供的一种晶体管阵列的局部结构示意图；
[0044]图3为本申请实施例提供的一种存储器的示意图
。
具体实施方式
[0045]为了便于理解本申请，下面将参照相关附图更详细地描述本申请公开的示例性实施方式
。
虽然附图中显示了本申请的示例性实施方式，然而应当理解，可以以各种形式实现本申请，而不应被这里阐述的具体实施方式所限制
。
相反，提供这些实施方式是为了能够更透彻地理解本申请，并且能够将本申请公开的范围完整的传达给本领域的技术人员
。
[0046]在下文的描述中，给出了大量具体的细节以便提供对本申本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种半导体结构，其特征在于，包括：第一晶圆，包括字线驱动器和第一键合结构；其中，所述字线驱动器与所述第一键合结构连接；第二晶圆，包括第二键合结构和多个晶体管阵列；其中，至少两个所述晶体管阵列的字线相互连接；所述字线与所述第二键合结构连接；所述第一晶圆与所述第二晶圆通过所述第一键合结构和所述第二键合结构键合；所述字线驱动器，用于驱动相互连接的至少两条所述字线
。2.
根据权利要求1所述的半导体结构，其特征在于，所述至少两个所述晶体管阵列在字线延伸方向相邻排布
。3.
根据权利要求2所述的半导体结构，其特征在于，所述半导体结构还包括：字线引出结构，位于相邻两个所述晶体管阵列之间；所述字线引出结构连接所述相邻两个所述晶体管阵列中相互连接的字线，并与所述第二键合结构连接
。4.
根据权利要求3所述的半导体结构，其特征在于，相邻两个所述晶体管阵列包括：第一晶体管阵列和第二晶体管阵列；所述第一晶体管阵列包括多条第一字线，所述第二晶体管阵列包括多条第二字线；所述字线引出结构包括多个；至少一条所述第一字线与至少一条所述第二字线对应连接；相互连接的一条所述第一字线与一条所述第二字线，连接一个所述字线引出结构
。5.
根据权利要求4所述的半导体结构，其特征在于，相互连接的所述第一字线与所述第二字线位于同一直线上
。6.
根据权利要求4所述的半导体结构，其特征在于，所述第二键合结构包括多个；所述晶体管阵列之间的一个所述字线引出结构对应连接至一个...

【专利技术属性】
技术研发人员：蓝天，华文宇，
申请(专利权)人：芯盟科技有限公司，
类型：发明
国别省市：