基于访问时间调整对非易失性半导体存储器的访问制造技术

公开了一种非易失性的半导体存储器，该存储器包括第一存储装置和可操作用于向第一存储装置发出访问命令的控制电路。在状态延迟之后向第一存储装置请求命令状态。当命令状态指示第一存储器已经完成命令时，测量对该存储装置的第一访问时间。之后，响应该访问时间修改第一存储装置的访问序列。

【技术实现步骤摘要】
基于访问时间调整对非易失性半导体存储器的访问
技术介绍
非易失性半导体存储器可以用作计算机系统(诸如台式机、笔记本计算机、便携 式计算机等)或消费设备(诸如音乐播放器、手机、照相机等)或其他适当应用的大容量存 储装置。非易失性半导体存储器可以包括一个或多个存储装置(诸如闪存)和用于访问每 个存储装置的控制电路。每个存储装置与一地址总线和一数据总线以及多个接口控制线耦 合。当向存储装置发出写命令或擦除命令时，控制电路配置地址总线和多个控制线，并且接 着在数据总线上传输命令数据(和用于写操作的用户数据)。接收命令后，存储装置在“访 问时间”内在内部执行该命令。为了确定存储装置何时完成执行该命令，控制电路通常通过 发出“命令状态”请求来轮询存储装置，其中存储装置向控制电路发送命令状态寄存器的内 容。图IA图示说明了使用现有技术序列写或擦除存储装置时的一个问题。图IA中 的波形表示存储装置的可用/占用线。在传输命令数据(中的串行数据)后(以及用于 写操作的用户数据)，控制电路延迟预定的时间(STATUS_DELAY)并且接着开始轮询存储装 置，以获得命令状态寄存器的内容。当命令状态寄存器指示先前的命令已经成功完成时，控 制电路可向存储装置发送下一个命令。根据特定存储装置的速度，状态延迟时间(STATUS_ DELAY)可能明显短于实际访问时间，因此控制电路可能在存储器完成处理命令之前开始轮 询状态命令寄存器。这是不期望有的，因为对状态命令寄存器过多的轮询消耗电池供电的 主机设备的电能。图IB说明了使用现有技术序列通过单个通道写第一和第二存储装置时的另一个 问题。在图IB显示的例子中，第二存储装置的访问时间比第一存储装置的访问时间短。在 向第一存储装置发送命令数据之后，命令数据立即在第一存储装置的访问时间内被发送到 第二存储装置。当第一存储装置的命令状态寄存器指示已经成功完成该命令时，向第一存 储装置发送下一个命令。然而，在传输下一个命令给第一存储装置时，第二存储装置可能 也准备接收下一个命令，但是必须等待控制电路完成下一个命令至第一存储装置的发送 (即，在访问共享总线时存在冲突)。图IB中显示的等待时间是不期望有的，因为其降低了 非易失性半导体存储器的整体性能(吞吐量)。附图说明图IA图示说明现有技术对存储装置的访问，其中状态延迟可明显短于访问时间， 这就增加了发送到存储装置的命令状态请求的数量。图IB图示说明现有技术通过共享总线对两个存储装置访问，其中由于存储装置 具有不同的访问时间，所以可能会发生冲突。图2A显示了根据本专利技术的一个实施例的非易失性半导体存储器，该存储器包括 控制电路访问的第一和第二存储装置。图2B是控制电路根据本专利技术的一个实施例执行的流程图，其中存储装置的访问 时间被测量，以修改多个存储装置的访问序列。4图3A显示现有技术对存储装置的擦除操作，其中状态延迟明显地短于访问时间， 这就增加了发送到存储装置的命令状态请求的数量。图3B图示说明了本专利技术的一个实施例，其中通过响应测量得到的存储时间来调 整状态延迟，以此修改存储装置的访问序列，从而减少发送到存储装置的命令状态请求的数量。图3C图示说明了本专利技术的一个实施例，其中通过修改向存储装置发送命令的顺 序来修改存储装置的访问序列，从而通过减少或避免由于冲突造成的等待时间来改善性 能。图4是根据本专利技术的一个实施例的流程图，其中通过响应测量得到的访问时间来 调整状态延迟，从而修改存储装置的访问序列。图5是根据本专利技术的一个实施例的流程图，其中，通过修改向存储装置发送命令 的顺序来修改存储装置的访问序列。图6A显示了本专利技术的一个实施例，其中控制电路在分离的、专用的总线上访问每 个存储装置。图6B显示了本专利技术的一个实施例，其中控制电路在共享的总线上访问每个存储直ο具体实施例方式图2A显示了根据本专利技术的一个实施例的非易失性半导体存储器2，该存储器包括 第一存储装置4A和控制电路6，该控制电路可操作用来执行图2B中显示的流程图。发出 访问命令到第一存储装置(步骤8)。在状态延迟之后请求来自第一存储装置的命令状态 (步骤10)。当命令状态指示第一存储装置已经完成命令(步骤12)时，测量存储装置的第 一访问时间。接着，响应访问时间修改第一存储装置的访问序列(步骤16)。图2A的实施例中的存储装置4A可以包括任何适当的装置，例如NAND闪存。对典 型的NAND闪存的访问是通过以下方式实现在地址/数据总线(ADDR/DATA)上发送相应的 地址和发送/接收数据，并且认定适当的控制线(例如，地址锁存使能(ALE)、命令锁存使 能(CLE)、芯片使能(CE)等等)。在图2A的实施例中，非易失性半导体存储器2包括多个 存储装置(例如4A和4B)，控制电路6通过在地址/数据总线(可以是并行总线或串行总 线)上发送合适的地址访问这些存储装置。在一个实施例中，控制电路6通过初始化计数 器(步骤18)测量图2B中的每个存储装置的访问时间，该计数器的值逐步增加(步骤20)， 直到已经完成对所有存储装置的访问时间的测量(步骤22)。图3A显示了现有技术对存储装置的擦除操作，其中，在发送擦除命令后，控制电 路等待标称状态延迟并且开始通过向存储装置请求命令状态来轮询存储装置。然而，标称 状态延迟可能明显地短于存储装置实际的访问时间，因此控制电路可能在需要轮询之前更 早地开始命令状态的轮询，从而导致不期望的电能损耗。在图3B所示的本专利技术的一个实施 例中，控制电路测量存储装置的访问时间，之后根据访问时间调整状态延迟，以此修改存储 装置的访问序列。通过这种方式，控制电路在更加理想的时间点上开始命令状态的轮询，从 而通过减少对命令状态的请求数量降低电能消耗，如图3B所示。在一个实施例中，执行擦除命令所需的访问时间与执行写命令所需的访问时间不同。因此，在一个实施例中，对应于不同类型的访问命令优化了状态延迟(例如，为擦除命 令优化的状态延迟和为写命令优化的状态延迟)。图3C显示了本专利技术的一个实施例，其中通过选择根据访问时间发送写命令的顺 序来修改存储装置的访问序列。例如，在一个实施例中，使用将数据条带化的(“striping”) 技术将数据写入存储装置中，以此优化性能。写命令的数据块被有序地存储，以特定的顺序 每次向每个所选的存储装置存储一数据块。以这种方式，在并发地处理写命令时每个存储 装置的访问时间会重叠，而不会连续地将每个块存储到单个存储装置，后者需要控制电路 在发送下一个数据块之前等待该存储装置的访问时间。在图3C的例子中，第二存储装置具有比第一存储装置更短的访问时间，因此，第 一写命令和相应的数据块被发送到第二存储装置。在第二存储装置的访问时间内，控制电 路向第一存储装置发送第二写命令和相应的数据块。当第二存储装置完成处理第一写命令 时，该存储装置能从控制电路6立即接收新的写命令。相似地，当第一存储装置完成处理第 二写命令时，该存储装置能从控制电路立即接收新的写命令。因此，该实施例可通过降低或 避免试图在共享的总线上同时访问两个或更多的存储装置时的冲突来减少或去除图IB的 现有技术顺序中显示的等待时间。图4是根据本专利技术实施例的流程图，该流程图是图2B中的流程图的扩展，其中修 改存本文档来自技高网...

【技术保护点】
一种非易失性半导体存储器，包括第一存储装置和控制电路，所述控制电路可操作用于：向所述第一存储装置发出访问命令；在状态延迟后向所述第一存储装置请求命令状态；当所述命令状态指示所述第一存储装置已经完成所述命令时，测量所述存储装置的第一访问时间；以及响应所述访问时间修改所述第一存储装置的访问序列。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：MML西马，
申请(专利权)人：西部数据技术公司，
类型：发明
国别省市：US[美国]