一种多电压域稳压电路制造技术

本实用新型专利技术公开了一种多电压域稳压电路，包含第一稳压电路

【技术实现步骤摘要】
一种多电压域稳压电路


[0001]本技术涉及半导体集成电路
，特别是涉及一种多电压域稳压电路
。

技术介绍

[0002]随着半导体集成电路技术的发展，电路的集成规模越来越大，一个半导体集成电路里面包含多个模块，每个模块对电压及电流的驱动力要求不同，这就导致了一个半导体集成电路需要多电压域供电，这给半导体集成电路的设计造成了很大的难度
。
如何在一个外部电源供电的情况下一个电路内实现多个精准高效的不同电压域供电是本领域技术人员需要解决的技术问题
。

技术实现思路

[0003]针对以上现有技术的不足，本技术公开了一种多电压域稳压电路，本技术方案包含第一稳压电路与第二稳压电路，第一稳压电路与第二稳压电路分别包含不同电流驱动力的稳定电压输出，本技术的技术方案具体如下：
[0004]一种多电压域稳压电路，包含第一稳压电路
、
第二稳压电路与第一电压判断电路，所述的第一电压判断电路连接所述的第二稳压电路，所述的第一稳压电路与第二稳压电路都包含稳压模块且共同连接到电压输入端
。
[0005]所述的第一电压判断电路上设置有
VDD
电压输出端，所述第二稳压电路上设置有
Vout
电压输出端
。
[0006]在进一步的技术方案中，所述的第一稳压电路还包含第一电阻
R1,
所述的第一电阻
R1
一端连接所述电压输入端，另一端连接稳压模块，所述稳压模块的另一端接地；所述第一电阻
R1
与稳压模块的公共端为
VDD
电压输出端
。
[0007]所述的第二稳压电路还包含第二电阻
R2、
第三电阻
R3、
第一
PMOS
管
MP1
与第一
NMOS
管
MN1。
[0008]所述的第二电阻
R2
的一端连接所述电压输入端，另一端连接所述第一
NMOS
管
MN1
的漏极，所述第一
NMOS
管
MN1
的源极与衬底接地，栅极连接所述的第一电压判断电路
。
[0009]所述的第一
PMOS
管
MP1
的源极与衬底连接所述的电压输入端，栅极连接所述第一
NMOS
管
MN1
的漏极，漏极连接稳压模块，所述稳压模块的另一端接地
。
[0010]所述的第三电阻
R3
一端连接所述电压输入端，另一端连接稳压模块，所述第三电阻
R3
与稳压模块的公共端为
Vout
电压输出端
。
[0011]在进一步的技术方案中，所述的多电压域稳压电路还包含第二电压判断电路；所述的第二稳压电路还包含第四电阻
R4、
第五电阻
R5、
第二
PMOS
管
MP2
与第二
NMOS
管
MN2。
[0012]所述的第五电阻
R5
的一端连接所述第一
PMOS
管
MP1
的漏极，另一端连接所述第二
NMOS
管
MN2
的漏极，所述第二
NMOS
管
MN2
的源极与衬底接地，栅极连接所述的第二电压判断电路
。
[0013]所述的第二
PMOS
管
MP2
设置在所述第一
PMOS
管
MP1
与稳压模块之间，所述第二
PMOS
管
MP2
的源极与衬底连接所述第一
PMOS
管
MP1
的漏极，所述第二
PMOS
管
MP2
的漏极连接稳压模块，栅极连接所述第二
NMOS
管
MN2
的漏极
。
[0014]所述第四电阻
R4
与所述第三电阻
R3
串联，一端连接所述第三电阻
R3
，另一端连接所述稳压模块，所述第四电阻
R4
与第三电阻
R3
的公共端连接所述第一
PMOS
管
MP1
的漏极，所述第四电阻
R4
与稳压模块的公共端为
Vout
电压输出端
。
[0015]在进一步的技术方案中，所述的多电压域稳压电路还包含第三电压判断电路；所述的第二稳压电路还包含第六电阻
R6、
第七电阻
R7、
第三
PMOS
管
MP3
与第三
NMOS
管
MN3。
[0016]所述的第七电阻
R7
的一端连接所述第二
PMOS
管
MP2
的漏极，另一端连接所述第三
NMOS
管
MN3
的漏极，所述第三
NMOS
管
MN3
的源极与衬底接地，栅极连接所述的第三电压判断电路
。
[0017]所述的第三
PMOS
管
MP3
设置在所述第二
PMOS
管
MP2
与稳压模块之间，所述第三
PMOS
管
MP3
的源极与衬底连接所述第二
PMOS
管
MP2
的漏极，所述第三
PMOS
管
MP3
的漏极连接稳压模块，栅极连接所述第三
NMOS
管
MN3
的漏极
。
[0018]所述第六电阻
R6
与所述第四电阻
R4、
第三电阻
R3
串联，一端连接所述第四电阻
R4
，另一端连接所述稳压模块，所述第六电阻
R6
与所述第四电阻
R4
的公共端连接所述第二
PMOS
管
MP2
的漏极，所述第六电阻
R6
与稳压模块的公共端为
Vout
电压输出端
。
[0019]本技术方案中，所述的第一电压判断电路包含第八电阻
R8、
第九电阻
R9、
第十电阻
R10、
第十一电阻
R11
与第一比较器
U1。
[0020]具体地，所述第八电阻
R8
的一端连接所述电压输入端，另一端本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种多电压域稳压电路，包含第一稳压电路
、
第二稳压电路与第一电压判断电路，其特征在于：所述的第一电压判断电路连接所述的第二稳压电路，所述的第一稳压电路与第二稳压电路都包含稳压模块且共同连接到电压输入端；所述的第一电压判断电路上设置有
VDD
电压输出端，所述第二稳压电路上设置有
Vout
电压输出端
。2.
如权利要求1所述的多电压域稳压电路，其特征在于，所述的第一稳压电路还包含第一电阻
R1,
所述的第一电阻
R1
一端连接所述电压输入端，另一端连接稳压模块，所述稳压模块的另一端接地；所述第一电阻
R1
与稳压模块的公共端为
VDD
电压输出端
。3.
如权利要求2所述的多电压域稳压电路，其特征在于，所述的第二稳压电路还包含第二电阻
R2、
第三电阻
R3、
第一
PMOS
管
MP1
与第一
NMOS
管
MN1
；所述的第二电阻
R2
的一端连接所述电压输入端，另一端连接所述第一
NMOS
管
MN1
的漏极，所述第一
NMOS
管
MN1
的源极与衬底接地，栅极连接所述的第一电压判断电路；所述的第一
PMOS
管
MP1
的源极与衬底连接所述的电压输入端，栅极连接所述第一
NMOS
管
MN1
的漏极，漏极连接稳压模块，所述稳压模块的另一端接地；所述的第三电阻
R3
一端连接所述电压输入端，另一端连接稳压模块，所述第三电阻
R3
与稳压模块的公共端为
Vout
电压输出端
。4.
如权利要求3所述的多电压域稳压电路，其特征在于，所述的多电压域稳压电路还包含第二电压判断电路；所述的第二稳压电路还包含第四电阻
R4、
第五电阻
R5、
第二
PMOS
管
MP2
与第二
NMOS
管
MN2
；所述的第五电阻
R5
的一端连接所述第一
PMOS
管
MP1
的漏极，另一端连接所述第二
NMOS
管
MN2
的漏极，所述第二
NMOS
管
MN2
的源极与衬底接地，栅极连接所述的第二电压判断电路；所述的第二
PMOS
管
MP2
设置在所述第一
PMOS
管
MP1
与稳压模块之间，所述第二
PMOS
管
MP2
的源极与衬底连接所述第一
PMOS
管
MP1
的漏极，所述第二
PMOS
管
MP2
的漏极连接稳压模块，栅极连接所述第二
NMOS
管
MN2
的漏极；所述第四电阻
R4
与所述第三电阻
R3
串联，一端连接所述第三电阻
R3
，另一端连接所述稳压模块，所述第四电阻
R4
与第三电阻
R3
的公共端连接所述第一
PMOS
管
MP1
的漏极，所述第四电阻
R4
与稳压模块的公共端为
Vout
电压输出端
。5.
如权利要求4所述的多电压域稳压电路，其特征在于，所述的多电压域稳压电路还包含第三电压判断电路；所述的第二稳压电路还包含第六电阻
R6、
第七电阻
R7、
第三
PMOS
管
MP3
与第三
NMOS
管
MN3
；所述的第七电阻
R7
的一端连接所述第二
PMOS
管
MP2
的漏极，另一端连接所述第三
NMOS
管
MN3
的漏极，所述第三
NMOS
管
MN3
的源极与衬底接地，栅极连接所述的第三电压判断电路；所述的第三
PMOS
管
MP3
设置在所述第二
PMOS
管
MP2
与稳压模块之间，所述第三
PMOS
管
MP3
的源极与衬底连接所述第二
PMOS
管
MP2
的漏极，所述第三
PMOS
管
MP3
的漏极连接稳压模块，栅极连接所述第三
NMOS
管
MN3
的漏极；所述第六电阻
R6
与所述第四电阻
R4、
第三电阻
R3
串联，一端连接所述第四电阻
R4
，另一端连接所述稳压模块，所述第六电阻
R6
与所述第四电阻
R4
的公共端连接所述第二
PMOS
管
MP2
的漏极，所述第六电阻
R6
与稳压模块的公共端为
Vout
电压输出端
。
6.
如权利要求5所述的多电压域稳压电路，其特征在于，所述的第一电压判断电路包含第八电阻
R8、
第九电阻
R9、
第十电阻
R10、
第十一电阻
R11
与第一比较器
U1
；所述第八电阻
R8
的一端连接所述电压输入端，另一端连接所述第九电阻
R9
，所述第九电阻
R9
的另一端接地；所述第十电阻
R10
一端连接所述
Vout
电压输出端，另一端连接所述第十一电阻
R11
，所述第十一电阻
R11
的另一端接地；所述第一比较器
U1
的正输入端连接所述第十电阻
R10
与第十一电阻
R11
的公共端，所述第一比较器
...

【专利技术属性】
技术研发人员：梁佩俊，孙占龙，戴继加，
申请(专利权)人：深圳市美矽微半导体股份有限公司，
类型：新型
国别省市：