沟槽型肖特基势垒整流器制造技术

本实用新型专利技术涉及一种沟槽型肖特基势垒整流器。其包括半导体基板、第一导电类型衬底及第一导电类型漂移区，一个或多个沟槽从所述第一主面延伸进入至第一导电类型漂移区，并由此限定出一个或多个台面部；所述沟槽内壁上覆盖有绝缘氧化层，在所述覆盖有绝缘氧化层的沟槽内淀积第一电极；所述第一导电类型漂移区对应于沟槽的槽底设置第二导电类型包围层，所述第二导电类型包围层包覆所述沟槽的槽底；所述半导体基板上方淀积有第一金属层，所述第一金属层与第一电极相欧姆接触；所述第一金属层与台面部形成肖特基结；所述半导体基板的第二主面上覆盖有第二金属层。本实用新型专利技术制造成本低廉、降低了肖特基整流器的反向漏电流。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种肖特基势垒整流器，尤其是一种沟槽型肖特基势垒整流器。
技术介绍
整流器通常需要对于正向电流表现为低阻状态，而对于反向电流时表现为高阻状 态，从而确保整流器在正向导通工作时尽可能的降低功耗损失，在反向耐压时尽可能的减 小漏电流。肖特基势垒区别于PN结，是利用横穿金属与半导体结间接触面的单极性载流子 来传输电流的；选取不同的金属或不同的半导体会获得相应不同的势垒高度，其特性是能 以较低损耗流过较大的正向电流，因此广泛的用于整流器。肖特基势垒半导体器件正向导通电流的能力取决于正向导通压降的大小，正向导 通压降主要由金属与半导体结间的正向压降、半导体区域的电阻以及半导体基板与其背面 阴极金属间的接触电阻共同决定。在选定金属及半导体种类后，就需要通过尽可能的降低 半导体区域电阻及半导体基板与其背面阴极金属的接触电阻来降低正向导通压降，半导体 基板与其背面阴极金属通常为欧姆接触，电阻较小，因而通过增加半导体层的杂质浓度，减 小其厚度就能有效的降低半导体区域的电阻，从而降低肖特基势垒半导体器件的正向导通 压降。然而，为了提高肖特基势垒半导体器件的反向耐压，减小反向漏电流，又需要减小 半导体层的杂质浓度，增加其厚度。如上所述，肖特基势垒半导体器件的正向导通压降和反向漏电流存在互为折中的 关系。专利ZL02811144. 3中公开了一种沟槽型肖特基整流器结构，改进了这种的折中关 系。如专利ZL02811144. 3附图3所示肖特基整流器结构，在具有两个相对主面的半导体基 板中，其上部为低掺杂浓度的第一导电类型漂移区，其上表面为第一主面，所述半导体基板 的下部为高掺杂浓度的第一导电类型衬底层，其下表面为第二主面，一个或多个沟槽由所 述第一表面延伸进入所述第一导电类型漂移区并由此限定出一个或多个台面部；所述沟槽 内表面生长有绝缘层，所述沟槽内填充有第一电极，所述沟槽和台面部上面覆盖有第一金 属层，第一金属层与所述第一电极欧姆接触，同时与所述台面部的表面肖特基接触，形成一 定高度的肖特基势垒，第一金属层成为肖特基势垒半导体器件的阳极，在所述第二主面表 面覆盖有第二金属层，并与第二主面形成欧姆接触，第二金属层成为肖特基势垒半导体的 阴极。由于第一导电类型漂移区内设置沟槽，当肖特基势垒半导体器件施加反向电压时，相 邻沟槽间存在电荷耦合效应，最大电场强度的位置由普通平面肖特基结构中的表面肖特基 结处下移至沟槽底部附近。肖特基结处电场强度的降低，使得反向漏电流比普通平面肖特 基势垒半导体器件显著减小。然而，如专利ZL02811144. 3所公开的结构，由于采用沟槽结构，且沟槽深度延伸 至轻掺杂的漂移区，因此在沟槽底部附近的电场强度会达到峰值，而且沟槽深度的均勻性 及沟槽底部的形貌都会对其附近电场产生直接影响；当沟槽加工工艺出现波动时，器件的 反向耐压和漏电流就会出现较大波动。因此，专利CN101114670A公开了一种改进型的沟槽肖特基势垒半导体器件，其结构特征是在专利ZL02811144. 3所述结构的基础上，将沟槽深 度延伸至高掺杂浓度的第一导电类型衬底层，如专利CN101114670A附图1所示。由于沟槽 伸入至高掺杂浓度的衬底层，因此当器件施加方向电压时，沟槽底部的耗尽层被高浓度的 衬底层所隔断，如专利CN101114670A附图2所示；电场因此不会在此处过于集中增大，从而 改善了专利ZL02811144. 3中的不利情况。然而，由于整流器通常需要承受较高反压，因此通常需要选择较厚的漂移区来实 现，例如100V的器件，其漂移区厚度通常至少会达到7微米，因此若想沟槽深度深至衬底 层，至少沟槽要刻蚀超过7微米深，而为了提高器件集成度，沟槽的宽度又要不能过大，所 以较深的深度与较窄的宽度就为沟槽刻蚀工艺带来了较大的实现难度，实际上很多沟槽刻 蚀设备能力都会受限于此。
技术实现思路
本技术的目的是克服现有技术中存在的不足，提供一种沟槽型肖特基势垒整 流器，其制造成本低廉、降低了肖特基整流器的反向漏电流。按照本技术提供的技术方案，所述沟槽型肖特基势垒整流器，在所述肖特基 势垒整流器的截面上，包括具有两个相对主面的半导体基板、位于半导体基板下部的第一 导电类型衬底及位于半导体基板上部的第一导电类型漂移区，所述第一导电类型衬底邻接 第一导电类型漂移区；所述第一导电类型衬底的表面为半导体基板的第二主面，所述第一 导电类型漂移区的表面为半导体基板的第一主面；所述第一导电类型漂移区的掺杂浓度低 于第一导电类型衬底的掺杂浓度；其创新在于一个或多个沟槽从所述第一主面延伸进入至第一导电类型漂移区，并在第一导电 类型漂移区上部限定出一个或多个台面部；所述沟槽内壁上覆盖有绝缘氧化层，在所述覆 盖有绝缘氧化层的沟槽内淀积第一电极；所述第一导电类型漂移区对应于沟槽的槽底设置 第二导电类型包围层，所述第二导电类型包围层包覆所述沟槽的槽底；所述半导体基板对 应于第一主面上方淀积有第一金属层，所述第一金属层与第一电极相欧姆接触；所述第一 金属层与台面部的表面相接触，形成肖特基结；所述半导体基板的第二主面上覆盖有第二 金属层，所述第二金属层与第一导电类型衬底相欧姆接触。 所述第一电极包括导电多晶硅。所述沟槽内壁通过热生长或淀积形成绝缘氧化 层。所述第一金属层上设有阳极端。所述第二金属层上设有阴极端。所述“第一导电类型”和“第二导电类型”两者中，对于N型肖特基势垒整流器，第 一导电类型指N型，第二导电类型为P型；对于P型肖特基势垒整流器，第一导电类型与第 二导电类型所指的类型与N型肖特基势垒整流器正好相反。本技术的优点1、通过在沟槽的槽底设置第二导电类型包围层，降低了肖特 基势垒整流器的反偏漏电流与正向导通压降、提高了肖特基势垒整流器的击穿电压。2、制 造方法简单，操作方便，制造成本低廉。附图说明图1 6为本技术具体实施工艺的剖视图，其中图1为半导体基板的剖视图。图2为在第一导电类型漂移区内形成沟槽后的剖视图。图3为在第一导电类型漂移区内形成第二导电类型包围层后的剖视图。图4为在沟槽内形成绝缘氧化层与第一电极后的剖视图。图5为在第一主面上形成第一金属层后的剖视图。图6为在第二主面上形成第二金属层后的剖视图。图7为本技术的对比仿真结果示意图。具体实施方式如图1 图6所示以N型肖特基势垒整流器为例，本技术包括N型漂移区1、 N+衬底2、第二金属层3、阴极端4、P型包围层5、硬掩膜层6、阳极端7、第一金属层8、绝缘 氧化层9、第一电极10、沟槽11及台面部12。图6为所述沟槽型肖特基势垒整流器的结构剖视图。如图6所示在所述肖特基 势垒整流器的截面上，所述肖特基势垒整流器包括半导体基板；半导体基板包括N+衬底2 与N型漂移区1，N型漂移区1邻接N+衬底2。所述N型漂移区1的掺杂浓度低于N+衬底 2的掺杂浓度。所述半导体基板具有两个相对主面，半导体基板对应于N型漂移区1的表面 为第一主面；半导体基板对应于N+衬底2的表面为第二主面，所述第二主面与第一主面的 位置相对应。所述N型漂移区1内设有一个或多个沟槽11，所述沟槽11从半导体基板的第 一主面延伸进入N型漂移区1，所述沟槽11在N型漂移区1上部限定出一个或多个台面部 本文档来自技高网...

【技术保护点】
一种沟槽型肖特基势垒整流器，在所述肖特基势垒整流器的截面上，包括具有两个相对主面的半导体基板、位于半导体基板下部的第一导电类型衬底及位于半导体基板上部的第一导电类型漂移区，所述第一导电类型衬底邻接第一导电类型漂移区；所述第一导电类型衬底的表面为半导体基板的第二主面，所述第一导电类型漂移区的表面为半导体基板的第一主面；所述第一导电类型漂移区的掺杂浓度低于第一导电类型衬底的掺杂浓度；其特征是：　　一个或多个沟槽从所述第一主面延伸进入至第一导电类型漂移区，并在第一导电类型漂移区上部限定出一个或多个台面部；所述沟槽内壁上覆盖有绝缘氧化层，在所述覆盖有绝缘氧化层的沟槽内淀积第一电极；所述第一导电类型漂移区对应于沟槽的槽底设置第二导电类型包围层，所述第二导电类型包围层包覆所述沟槽的槽底；所述半导体基板对应于第一主面上方淀积有第一金属层，所述第一金属层与第一电极相欧姆接触；所述第一金属层与台面部的表面相接触，形成肖特基结；所述半导体基板的第二主面上覆盖有第二金属层，所述第二金属层与第一导电类型衬底相欧姆接触。

【技术特征摘要】

【专利技术属性】
技术研发人员：朱袁正，叶鹏，丁磊，冷德武，
申请(专利权)人：无锡新洁能功率半导体有限公司，
类型：实用新型
国别省市：32[中国|江苏]