【技术实现步骤摘要】
一种存储系统备电测试电路与方法
[0001]本专利技术属于存储服务
,具体涉及一种存储系统备电测试电路与方法
。
技术介绍
[0002]在存储服务器中,
PSU(Power Supply Unit
,供电单元
)
给整个主板系统供电,当交流电
220V
掉电时系统会切到
BBU(Battery Backup Unit
,后备电池单元
)
暂时供电,从而保证系统数据不会丢失
。PSU
和
BBU
的切换供电逻辑是通过合路控制实现的,当
PSU
电压高于
BBU
电压时,合路电压由
PSU
提供,当
PSU
电压低于
BBU
电压时,合路电压将会由
BBU
提供
。
为了节省
BBU
电量,非备电期间
BBU
放电功能关闭,
BBU
输出
0V
;
PSU
遇到交流电输入半波周期跌落时会发出交流电故障信号,该信号作为预警信号通常不会导致
PSU
输出掉电,但是会触发
BBU
放电,然而
BBU
的电量时有限的,为了避免非交流电掉电场景下消耗
BBU
电量,且实现对
BBU
的备电能力进行测试,是一个亟需解决的问题
。 />
技术实现思路
[0003]鉴于上述问题,本申请实施例提供了一种存储系统备电测试电路与方法,以便克服上述问题或者至少部分地解决上述问题
。
[0004]本申请实施例第一方面,提供了一种存储系统备电测试电路,所述电路包括:第一供电支路和第二供电支路;其中,所述第一供电支路包括:
PSU
和第一防倒灌电路;所述第二供电支路包括:
BBU
和第二防倒灌电路;
[0005]所述
PSU
的输出端连接所述第一防倒灌电路的输入端,所述第一防倒灌电路的输出端连接主板合用供电网络;
[0006]其中,所述
BBU
的内部集成有
MCU
,所述
MCU
的输出端连接所述第一防倒灌电路的使能端,所述
MCU
用于控制所述
BBU
进入或退出放电状态,以及控制所述第一防倒灌电路的使能开启或关闭;
[0007]所述第
BBU
的输出端连接所述第二防倒灌电路的输入端,所述第二防倒灌电路的输出端连接所述主板合用供电网络;
[0008]所述第一防倒灌电路与所述
BBU
受所述
MCU
的控制,导通或断开所述第一供电支路和所述第二供电支路,以实现
BBU
备电测试和掉电测试
。
[0009]进一步地,所述电路还包括:逻辑模块;
[0010]所述逻辑模块的第一输入端与所述
PSU
的输出端连接,用于接收所述
PSU
产生的掉电信号;
[0011]所述逻辑模块的第二输入端与测试设备的输出端连接,用于接收所述测试设备产生的掉电测试信号;
[0012]所述逻辑模块的第一输出端与所述
MCU
的第一输入端连接,用于传输所述逻辑模块产生的掉电测试使能信号或掉电测试结束信号;
[0013]所述逻辑模块的第二输出端与所述
MCU
的第二输入端连接,用于传输所述逻辑模
块产生的备电使能信号
。
[0014]进一步地,所述
BBU
还包括:计量芯片,所述计量芯片集成在所述
BBU
的内部,所述计量芯片的输出端通过
I2C
总线连接集成南桥,所述计量芯片采集所述
BBU
的内部电流信息输出至所述集成南桥,所述集成南桥识别所述电流信息中的电流值
。
[0015]进一步地,所述第一防倒灌电路包括:第一
MOS
管与第一防倒灌芯片;
[0016]所述第一
MOS
管的源极连接所述
PSU
的输出端,所述第一
MOS
管的漏极连接所述主板合用供电网络,所述第一
MOS
管的栅极连接所述第一防倒灌芯片的输出端,所述第一防倒灌芯片的输入端连接所述
MCU。
[0017]进一步地,所述第一防倒灌电路还包括:第二
MOS
管,所述第二
MOS
管的漏极与所述第一
MOS
管的漏极连接,所述第二
MOS
管的源极连接所述主板合用供电网络,所述第二
MOS
管的栅极连接所述第一防倒灌芯片的输出端
。
[0018]进一步地,所述第二防倒灌电路包括:第二防倒灌芯片与第三
MOS
管;
[0019]所述第三
MOS
管的源极连接所述
BBU
的输出端,所述第三
MOS
管的漏极连接所述主板合用供电网络,所述第三
MOS
管的栅极连接所述第二防倒灌芯片的输出端,所述第二防倒灌芯片的输入端连接所述
MCU。
[0020]本申请实施例第二方面,提供了一种存储系统的备电测试方法,应用于本申请实施例第一方面所述的存储系统备电测试电路,所述方法包括:
[0021]逻辑模块接收测试设备产生的掉电测试信号;
[0022]所述逻辑模块发送掉电测试使能信号给
MCU
,通知当前状态为掉电测试;
[0023]所述
MCU
接收所述掉电测试使能信号,控制
BBU
进入放电状态;
[0024]在所述
BBU
进入所述放电状态的时间到达第一预设时间时,所述
MCU
发出关闭使能信号,使得第一防倒灌芯片控制第一
MOS
管与第二
MOS
管处于关闭状态,断开第一供电支路,以使第二防倒灌芯片控制第三
MOS
管处于打开状态,导通第二供电支路为主板合用供电网络单独供电;
[0025]在所述第二供电支路为所述主板合用供电网络单独供电的时间到达第二预设时间时,所述
BBU
内部的计量芯片采集所述
BBU
的放电电流信息,并在所述测试设备没有宕机的情况下,确定所述
BBU
掉电测试成功
。
[0026]进一步地,所述
BBU
掉电测试成功之后,所述方法还包括:
[0027]在所述掉电测试时间到达目标测试时间时,所述逻辑模块发送掉电测试结束信号;
...
【技术保护点】
【技术特征摘要】
1.
一种存储系统备电测试电路,其特征在于,所述电路包括:第一供电支路和第二供电支路;其中,所述第一供电支路包括:
PSU
和第一防倒灌电路;所述第二供电支路包括:
BBU
和第二防倒灌电路;所述
PSU
的输出端连接所述第一防倒灌电路的输入端,所述第一防倒灌电路的输出端连接主板合用供电网络;其中,所述
BBU
的内部集成有
MCU
,所述
MCU
的输出端连接所述第一防倒灌电路的使能端,所述
MCU
用于控制所述
BBU
进入或退出放电状态,以及控制所述第一防倒灌电路的使能开启或关闭;所述第
BBU
的输出端连接所述第二防倒灌电路的输入端,所述第二防倒灌电路的输出端连接所述主板合用供电网络;所述第一防倒灌电路与所述
BBU
受所述
MCU
的控制,导通或断开所述第一供电支路和所述第二供电支路,以实现
BBU
备电测试和掉电测试
。2.
根据权利要求1所述的电路,所述电路还包括:逻辑模块;所述逻辑模块的第一输入端与所述
PSU
的输出端连接,用于接收所述
PSU
产生的掉电信号;所述逻辑模块的第二输入端与测试设备的输出端连接,用于接收所述测试设备产生的掉电测试信号;所述逻辑模块的第一输出端与所述
MCU
的第一输入端连接,用于传输所述逻辑模块产生的掉电测试使能信号或掉电测试结束信号;所述逻辑模块的第二输出端与所述
MCU
的第二输入端连接,用于传输所述逻辑模块产生的备电使能信号
。3.
根据权利要求1所述的电路,其特征在于,所述
BBU
还包括:计量芯片,所述计量芯片集成在所述
BBU
的内部,所述计量芯片的输出端通过
I2C
总线连接集成南桥,所述计量芯片采集所述
BBU
的内部电流信息输出至所述集成南桥,所述集成南桥识别所述电流信息中的电流值
。4.
根据权利要求1所述的电路,其特征在于,所述第一防倒灌电路包括:第一
MOS
管与第一防倒灌芯片;所述第一
MOS
管的源极连接所述
PSU
的输出端,所述第一
MOS
管的漏极连接所述主板合用供电网络,所述第一
MOS
管的栅极连接所述第一防倒灌芯片的输出端,所述第一防倒灌芯片的输入端连接所述
MCU。5.
根据权利要求4所述的电路,其特征在于,所述第一防倒灌电路还包括:第二
MOS
管,所述第二
MOS
管的漏极与所述第一
MOS
管的漏极连接,所述第二
MOS
管的源极连接所述主板合用供电网络,所述第二
MOS
管的栅极连接所述第一防倒灌芯片的输出端
。6.
根据权利要求4或5所述的电路,其特征在于,所述第二防倒灌电路包括:第二防倒灌芯片与第三
MOS
管;所述第三
MOS
管的源极连接所述
BBU
的输出端,所述第三
MOS
管的漏极连接所述主板合用供电网络,所述第三
MOS
管的栅极连接所述第二防倒灌芯片的输出端,所述第二防倒灌芯片的输入端连接所述
MCU。7.
一种存储系统的备电测试方法,其特征在于,应...
【专利技术属性】
技术研发人员:姚同娟,周冬,
申请(专利权)人:苏州浪潮智能科技有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。