一种锁相环环路内分频器的复用结构制造技术

本发明专利技术公开了一种锁相环环路内分频器的复用结构，在原锁相环结构的基础上，将环路分频器

【技术实现步骤摘要】
一种锁相环环路内分频器的复用结构


[0001]本专利技术涉及锁相环
，尤其涉及一种锁相环环路内分频器的复用结构
。

技术介绍

[0002]目前，锁相环
(Phase Lock Loop
，简称
PLL)
环路内部通常由以下几部分组成，如图1所示为现有技术锁相环环路内部结构示意图，包括鉴频鉴相器
(PFD)、
电荷泵
(CP)、
低通滤波器
(LPF)、
振荡器
(VCO)
以及环路分频器
LOOP DIV。
为了得到更多频率输出，通常还有环路外后置分频器
POST DIV。
[0003]由图1可知：输出时钟
OUT_CLK
是通过环路外后置分频器
POST DIV
将环路输出
LOOP OUT
分频后得到的，由于环路输出
LOOP OUT
为高频时钟，故环路外后置分频器
POST DIV
工作在高频下，这样就造成功耗较大
。

技术实现思路

[0004]本专利技术的目的是提供一种锁相环环路内分频器的复用结构，利用该结构就可以在环路外后置分频器
POST DIV
较多时，通过引出环路分频器
LOOP DIV
内部节点的方式大大降低系统功耗
。
[0005]本专利技术的目的是通过以下技术方案实现的：
[0006]一种锁相环环路内分频器的复用结构，在原锁相环结构的基础上，将环路分频器
LOOP DIV
的内部节点引出来，并输入至环路外后置分频器
POST DIV
中，用于替代所述环路外后置分频器
POST DIV
的分频功能；
[0007]其中，若环路分频器
LOOP DIV
的频率为
320MHz
，分频比为
32
，反馈时钟
FB_CLK
频率为
10MHz
，则环路分频器
LOOP DIV
的内部节点有
2/4/8/16/32
分频后的时钟；
[0008]当环路外后置分频器
POST DIV
需要2分频时，将所述环路分频器
LOOP DIV
内部节点的2分频时钟引出至所述环路外后置分频器
POST DIV
，以此降低系统功耗
。
[0009]当环路外后置分频器
POST DIV
不要求占空比为
50
％，或者不要求时钟频率固定时，将所述环路分频器
LOOP DIV
内部节点时钟直接接到所述环路外后置分频器
POST DIV
，以此降低系统功耗
。
[0010]由上述本专利技术提供的技术方案可以看出，利用上述结构就可以在环路外后置分频器
POST DIV
较多时，通过引出环路分频器
LOOP DIV
内部节点的方式大大降低系统功耗
。
附图说明
[0011]为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图
。
[0012]图1为现有技术锁相环环路内部结构示意图；
[0013]图2为本专利技术实施例所述锁相环环路内分频器的复用结构示意图
。
具体实施方式
[0014]下面结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚
、
完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例，这并不构成对本专利技术的限制
。
基于本专利技术的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术的保护范围
。
[0015]如图2所示为本专利技术实施例所述锁相环环路内分频器的复用结构示意图，在原锁相环结构的基础上，将环路分频器
LOOP DIV
的内部节点引出来，并输入至环路外后置分频器
POST DIV
中，用于替代所述环路外后置分频器
POST DIV
的分频功能；
[0016]其中，若环路分频器
LOOP DIV
的频率为
320MHz
，分频比为
32
，反馈时钟
FB_CLK
频率为
10MHz
，则环路分频器
LOOP DIV
的内部节点有
2/4/8/16/32
分频后的时钟；
[0017]当环路外后置分频器
POST DIV
需要2分频时，将所述环路分频器
LOOP DIV
内部节点的2分频时钟引出至所述环路外后置分频器
POST DIV
，以此降低系统功耗
。
[0018]上述2分频后的时钟占空比为
50
％，频率固定，上述情况具有特殊性，具体实现过程中，因环路分频器结构不同或者因分频比不同，内部节点时钟的占空比可能不是
50
％，或者时钟频率可能不固定
。
因此当环路外后置分频器
POST DIV
不要求时钟占空比为
50
％，或者不要求时钟频率固定时，也可以将所述环路分频器
LOOP DIV
内部节点时钟直接接到所述环路外后置分频器
POST DIV
，以此降低系统功耗
。
[0019]基于上述复用结构，当环路外后置分频器
POST DIV
较多时，通过引出环路分频器
LOOP DIV
内部节点的方式，就可以大大降低系统功耗
。
[0020]值得注意的是，本专利技术实施例中未作详细描述的内容属于本领域专业技术人员公知的现有技术
。
[0021]以上所述，仅为本专利技术较佳的具体实施方式，但本专利技术的保护范围并不局限于此，任何熟悉本
的技术人员在本专利技术披露的技术范围内，可轻易想到的变化或替换，都应涵盖在本专利技术的保护范围之内
。
因此，本专利技术的保护范围应该以权利要求书的保护范围为准
。
本文
技术介绍
部分公开的信息仅仅旨在加深对本专利技术的总体
技术介绍
的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域技术人员所公知的现有技术
。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种锁相环环路内分频器的复用结构，其特征在于，在原锁相环结构的基础上，将环路分频器
LOOP DIV
的内部节点引出来，并输入至环路外后置分频器
POST DIV
中，用于替代所述环路外后置分频器
POST DIV
的分频功能；其中，若环路分频器
LOOP DIV
的频率为
320MHz
，分频比为
32
，反馈时钟
FB_CLK
频率为
10MHz
，则环路分频器
LOOP DIV
的内部节点有
2/4/8/16/32
...

【专利技术属性】
技术研发人员：姚穆，李小亮，李文杰，旷章曲，
申请(专利权)人：豪威科技北京股份有限公司，
类型：发明
国别省市：