半导体结构及其形成方法技术

本申请提供一种半导体结构及其形成方法，所述形成方法包括：提供衬底，所述衬底包括第一金属层，且所述第一金属层上包括第一介质层；在所述第一介质层表面形成牺牲层，且所述牺牲层的厚度为

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本申请涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法
。

技术介绍

[0002]随着
AR(
增强现实
)、VR(
虚拟现实
)、MR(
混合现实
)
以及元宇宙概念的兴起，市场对微显示器件的需求与日俱增
。
目前微显示技术主要有三种：硅基液晶显示
(LCOS)、
硅基
OLED
和硅基
LED。
其中硅基
LED
技术还不成熟，而硅基
OLED
因在功耗
、
对比度等指标上优于硅基液晶，而成为
AR
主流产品的选择
。
硅基
OLED
也称为
Micro
‑
OLED
，其是一种将有机发光器件制作在硅基
CMOS
驱动芯片上的一种微型显示器，具有高分辨率
、
高集成度
、
低功耗
、
体积小
、
重量轻等优势，显示像素尺寸在几个到十几个微米量级
。
整个微显示器在芯片代工厂完成
CMOS
驱动电路芯片部分的制作，在显示屏工厂完成
Micro
‑
OLED
显示部分的制作
。
[0003]目前，
Micro
‑
OLED
芯片制作工艺包括
FEOL
和
BEOL
两部分，其中
BEOL
还包括特有的
FTV(Full through via)
的制作
。FTV
直接与
Micro
‑
OLED
像素的金属阴极连接，金属阴极的材料一般采用
600
埃左右的
Ti/Al/Ti。
现有工艺在
FTV
中填充金属钨并进行
CMP
之后，进行
OLED
阴极金属沉积时会发生金属阴极断裂，导致
OLED
像素不能点亮的问题，良率损失严重
。

技术实现思路

[0004]本申请要解决的技术问题是
OLED
阴极金属沉积时发生金属阴极断裂，导致
OLED
像素不能点亮
、
良率损失严重
。
[0005]为解决上述技术问题，本申请提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括基底
、
位于所述基底内的沟道层和源漏
、
位于所述沟道层上的栅极以及导电层，所述衬底还包括第一金属层，且所述第一金属层上包括第一介质层；在所述第一介质层表面形成牺牲层，且所述牺牲层的厚度为
500
埃～
2500
埃；在所述第一金属层上形成贯穿所述牺牲层和所述第一介质层的通孔；在所述牺牲层的表面和所述通孔中形成第二金属材料层；研磨所述第二金属材料层和所述牺牲层，暴露出所述第一介质层的表面及所述通孔中的第二金属材料层的顶面，形成第二金属层
。
[0006]在一些实施例中，所述第二金属层的顶面和所述第一介质层的表面的高度差不超过
100
埃
。
[0007]在一些实施例中，所述第二金属层的顶面和所述第一介质层的表面平齐
。
[0008]在一些实施例中，形成所述通孔的工艺包括：在所述牺牲层中形成所述通孔的图案；以所述牺牲层为掩膜，刻蚀所述第一介质层并停止在所述第一金属层上，形成所述通孔
。
[0009]在一些实施例中，刻蚀所述第一介质层的工艺为干法刻蚀工艺，且进行干法刻蚀工艺时，收口位置至所述通孔的顶部的距离为所述通孔的高度的
20
％以上
。
[0010]在一些实施例中，采用化学机械研磨工艺研磨完所述第二金属材料层和所述牺牲层后，还对部分所述第一介质层进行过研磨，且过研磨的时间为
15s
～
25s。
[0011]在一些实施例中，所述第二金属层的深宽比为
(5
～
10)
：1，且所述第二金属层的厚度为
1.5
μ
m
～
3.0
μ
m。
[0012]在一些实施例中，所述第二金属层的厚度小于或等于2μ
m
时，所述牺牲层的厚度为
500
埃～
1200
埃；所述第二金属层的厚度大于2μ
m
时，所述牺牲层的厚度为
1200
埃～
2500
埃
。
[0013]在一些实施例中，所述第一金属层的厚度为
8000
埃～
35000
埃
。
[0014]在一些实施例中，所述第一金属层的材料包括铜，所述第二金属层的材料包括钨
。
[0015]在一些实施例中，所述第一介质层包括堆叠的氮化硅层和
TEOS
层，所述牺牲层的材料包括氮氧化硅
。
[0016]在一些实施例中，所述衬底还包括位于所述第一介质层下方的第二介质层，且所述第一金属层位于所述第二介质层中；所述第一金属层上还包括铝衬垫，且所述铝衬垫位于所述第一介质层中
。
[0017]在一些实施例中，所述形成方法还包括：在所述铝衬垫上形成接触孔
。
[0018]本申请还提供一种半导体结构，采用上述的形成方法形成，所述半导体结构包括：衬底，所述衬底包括基底
、
位于所述基底内的沟道层和源漏
、
位于所述沟道层上的栅极以及导电层，所述衬底还包括第一金属层，且所述第一金属层上包括第一介质层；第二金属层，位于所述第一金属层上，并贯穿所述第一介质层，且所述第二金属层的顶面和所述第一介质层的表面的高度差不超过
100
埃
。
[0019]在一些实施例中，所述第二金属层的顶面和所述第一介质层的表面平齐
。
[0020]在一些实施例中，所述第二金属层的深宽比为
1.5
μ
m
～
3.0
μ
m
，所述第二金属层的厚度为
1.5
μ
m
～
3.0
μ
m
；所述第一金属层的厚度为
8000
埃～
35000
埃
。
[0021]在一些实施例中，所述衬底还包括位于所述第一介质层下方的第二介质层，且所述第一金属层位于所述第二介质层中；所述第一金属层上还包括铝衬垫，且所述铝衬垫位于所述第一介质层中；所述本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底包括基底
、
位于所述基底内的沟道层和源漏
、
位于所述沟道层上的栅极以及导电层，所述衬底还包括第一金属层，且所述第一金属层上包括第一介质层；在所述第一介质层表面形成牺牲层，且所述牺牲层的厚度为
500
埃～
2500
埃；在所述第一金属层上形成贯穿所述牺牲层和所述第一介质层的通孔；在所述牺牲层的表面和所述通孔中形成第二金属材料层；研磨所述第二金属材料层和所述牺牲层，暴露出所述第一介质层的表面及所述通孔中的第二金属材料层的顶面，形成第二金属层
。2.
根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第二金属层的顶面和所述第一介质层的表面的高度差不超过
100
埃
。3.
根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第二金属层的顶面和所述第一介质层的表面平齐
。4.
根据权利要求1所述的半导体结构的形成方法，其特征在于，形成所述通孔的工艺包括：在所述牺牲层中形成所述通孔的图案；以所述牺牲层为掩膜，刻蚀所述第一介质层并停止在所述第一金属层上，形成所述通孔
。5.
根据权利要求4所述的半导体结构的形成方法，其特征在于，刻蚀所述第一介质层的工艺为干法刻蚀工艺，且进行干法刻蚀工艺时，收口位置至所述通孔的顶部的距离为所述通孔的高度的
20
％以上
。6.
根据权利要求1所述的半导体结构的形成方法，其特征在于，研磨完所述第二金属材料层和所述牺牲层后，还对部分所述第一介质层进行过研磨，且过研磨的时间为
15s
～
25s。7.
根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第二金属层的深宽比为
(5
～
10)∶1
，且所述第二金属层的厚度为
1.5
μ
m
～
3.0
μ
m。8.
根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第二金属层的厚度小于或等于2μ
m
时，所述牺牲层的厚度为
500
埃～
1200
埃；所述第二金属层的厚度大于2μ
m
时，所述牺牲层的厚度为
1200
埃～
2500
埃
。9.
根据权利要求1所述的半导体...

【专利技术属性】
技术研发人员：梁志伟，李娜，李超，江小雪，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：