【技术实现步骤摘要】
用于测试多周期路径电路的测试电路系统
[0001]本案是关于测试电路系统，尤其是可用来测试多周期路径电路的测试电路系统
。
技术介绍
[0002]为了确保芯片符合设计要求，可借由对芯片进行时序分析来确保芯片中的多个电路可以正确地运作
。
当芯片中存在多周期路径
(multicycle path)
电路时，为了避免出现时序错误，现有的测试方法需将该多周期路径
(multicycle path)
电路关闭或是降低时钟信号的速度，而导致测试覆盖率下降
。
在另一些相关技术中，为了得到多周期路径电路的测试结果，可借由调整自动测试图案产生器
(automatic test pattern generator)
的测试数据来尝试推估适合多周期路径电路的时钟信号
。
然而，在实际应用中，上述推估的做法可能导致自动测试图案产生器的运行时间过长，或是自动测试图案产生器无法产生合适的测试数据而无法进行推估
。
技术实现思路
[0003]于一些实施方式中，本案的目的之一为
(
但不限于
)
提供可利用多个比特来配置测试多周期路径电路之时钟信号的测试电路系统
。
[0004]于一些实施方式中，测试电路系统包含芯片上时钟控制器电路以及第一时钟调整电路
。
芯片上时钟控制器电路用以响应一参考时钟信号
、
一扫描致能信号
、
【技术保护点】
【技术特征摘要】
1.
一种测试电路系统，包含：一芯片上时钟控制器电路，用以响应一参考时钟信号
、
一扫描致能信号
、
多个致能比特以及一扫描模式信号来产生一内部时钟信号，并响应该扫描致能信号
、
多个第一比特与该参考时钟信号来产生一第一控制信号；以及一第一时钟调整电路，用以根据该第一控制信号与该内部时钟信号产生一第一测试时钟信号，以测试一多周期路径电路，其中该多个第一比特用以设定该第一测试时钟信号中的一第一脉冲，以避免该多周期路径电路出现一时序违规
。2.
根据权利要求1所述的测试电路系统，其中该芯片上时钟控制器电路包含：一扫描控制电路，用以响应该扫描致能信号与该参考时钟信号来产生一第一信号，并根据该第一信号
、
该多个致能比特以及该扫描模式信号产生该内部时钟信号；以及一测试时钟控制电路，用以响应该第一信号
、
该多个第一比特与该参考时钟信号来产生该第一控制信号
。3.
根据权利要求2所述的测试电路系统，其中该扫描控制电路与该测试时钟控制电路经由该第一信号同步
。4.
根据权利要求2所述的测试电路系统，其中该扫描控制电路包含：多个
D
型正反器电路，该多个
D
型正反器电路依序串联耦接，并用以经由该参考时钟信号触发并根据该第一信号依序输出多个第二信号；多个反相器电路，用以根据该第一信号以及该多个第二信号中的部分信号产生多个第三信号；多个第一逻辑闸电路，其中该多个第一逻辑闸电路中的每一者用以根据该...
【专利技术属性】
技术研发人员：郭俊仪，陈柏霖，罗宇诚，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。