本发明专利技术公开一种基于ＦＰＧＡ的高速信号采集存储及回放装置，本装置由信号调理电路、高速Ａ／Ｄ转换电路、ＦＰＧＡ处理单元、ＳＤＲＡＭ存储器、ＮＡＮＤ?ＦＬＡＳＨ存储阵列、ＵＳＢ２．０通讯单元以及上位机软件组成。采集模式下，模拟信号经信号调理电路后通过高速Ａ／Ｄ转换电路转换为数字信号，ＦＰＧＡ处理单元将数字信号缓存并用ＬＺＷ算法进行无损压缩后写入ＮＡＮＤＦＬＡＳＨ存储阵列。信号回放模式下，ＦＰＧＡ将数据从ＮＡＮＤ?ＦＬＡＳＨ读出并通过ＵＳＢ２．０通讯单元发送至上位机，上位机软件实现对数据的接收解析及相关分析处理。
【技术实现步骤摘要】
本专利技术涉及数据采集装置，特别涉及一种基于FPGA的高速信号采集存储及回放装置。
技术介绍
随着工业自动化和智能化数字化系统的不断发展，数据采集系统在工业生产、科 学研究、实验教学和智能家居生活等领域得到了快速的发展，在数字化地球的发展和进化 中，数据采集系统将是所有系统中不可缺少的重要组成部分。总的来说，现有的数据采集系统大多是采用在线采集的方式，主流方式有以下三 种1、通过PCI或者ISA总线方式插入计算机的扩展槽采集数据，该方式目前产品最 多、使用最广、可靠性高、传输速度快，采集数据通道数可达数百个，可适应于工业现场及实 验室内研究，但不适应野外作业等特殊场合；2、通过通讯电缆长距离传输信号进行数据采集，该方式在目前应用中也使用较 多，但电缆传输线的通道数、成本以及干扰问题是该方式最严重的缺陷；3、通过无线传输来进行数据采集，随着无线通信技术的发展该方式的应用也越来 越广泛，在不久的未来将迎来工业无线应用新时代，但在一些电磁干扰恶劣，或是在水下作 业的环境，无线数据传输将无法实现。随着现代工业、材料、信息技术的发展，应用系统越来越庞大，现场环境也越来越 复杂，对数据采集的要求也越来越高，对数据采集系统提出了更多、更高和更广的要求，现 有的数据采集系统已经不能满足工程爆破、振动监测、水下测试及其它野外作业场合的数 据测试和采集需要。
技术实现思路
鉴于上述现有技术存在的不足，本专利技术提出一种基于FPGA的高速信号采集存储 及回放装置。本专利技术的目的是通过以下技术方案实现的一种基于FPGA的高速信号采集存储及回放装置，包括信号调理电路、高速A/D转 换电路、FPGA处理单元、SDRAM存储器、NAND FLASH存储阵列、USB2. O通讯单元以及上位 机。其中，所述信号调理电路用于将从外界采集到的模拟信号进行调理；所述高速A/D转换 电路用于将上述调理过的模拟信号转化为数字信号；所述SDRAM存储器用于缓存上述数字 信号；所述NAND FLASH存储阵列用于存储经过处理的上述数字信号以及上位机指定的采 样频率、每个采样段的时间长度；所述USB2. O通讯单元完成将FPGA发送到端口的数据通过 USB总线传输至上位机以及解析上位机软件发送的控制命令以及采样频率、每个采样段的 时间长度数据包，并输出相应的控制信号以及数据信息到FPGA处理单元；所述的上位机通 过软件控制能够接收USB2. O通讯单元发送的数据包并解析，将不同的通道数据保存至文件以及将其描绘的曲线显示在界面上，实现放缩、拖动等分析处理功能。所述FPGA处理单 元包括工作模式选择开关，使得该单元可以选择工作于信号采集模式下或者信号回放模式 下，其中在信号采集模式下，所述FPGA处理单元用于控制A/D采样，并将转换得到的数字信 号缓存至所述SDRAM高速数据存储器，之后采用LZW算法对缓存在SDRAM存储器中的数字 信号进行无损压缩后写入NAND FLASH存储阵列；在信号回放模式下，FPGA处理单元将数据 从NAND FLASH读出并通过USB2. O通讯单元发送至上位机进行回放。 进一步地，本专利技术所述的高速信号采集存储及回放装置，还包括无线接收模块，用 于接收远程控制信号，并产生外部触发信号，用于启动下一时间长度的采样存储，实现分段 采集存储。进一步地，本专利技术所述的高速信号采集存储及回放装置，所述FPGA处理单元在信 号回放模式下，在将存储在NAND FLASH中的数据发送至USB2. 0通讯单元之前，在所述数据 中添加一个通信协议报头，用于识别所传数据的通道编号以及采样频率信息。进一步地，本专利技术所述的高速信号采集存储及回放装置，其特征在于所述高速A/D 转换电路为多片高速ADC芯片组成的同步采样转换电路。更进一步地，本专利技术所述的高速信号采集存储及回放装置，其特征在于每个通道 的采样频率通过上位机分别设置。本专利技术与现有技术相比，具有以下有益效果1、本装置是基于先采集后回放的便携式数据采集处理设备，可满足工程爆破、振 动监测、水下测试及其它野外作业场合的数据测试和采集需要；2、本装置采样频率高、存储容量大，数据存储之前对数据进行无损压缩，有效降低 数据存储量，可适应大多数采集场合的需要；3、本装置产品采用高速NAND FLASH闪存，相比传统的存储介质机械硬盘，其可以 经受很大的压力、极端的温度，可以在强冲击、震动下工作，具有广阔的应用前景。附图说明图1是基于FPGA的高速信号采集存储及回放装置结构图；图2是一个信号调理电路及高速A/D转换电路的实施例；图3是采集模式下的系统结构示意图；图4是数据采集、处理、存储的流程图；图5是一个NAND FLASH存储阵列的实施例；图6是信号回放模式下的系统结构示意图；图7是一个上位机软件发送数据请求指令数据包的实施例；图8是一个FPGA处理单元发送数据包的实施例。具体实施例图1是高速信号采集存储及回放装置的结构图。包括信号调理电路101、高速A/D 转换电路102、FPGA处理单元103、SDRAM存储器104、NAND FLASH存储阵列105、USB2. 0通 讯单元106以及上位机软件107。信号调理电路101是一个增益可调电路，它将外部不同输 入幅值范围的信号按照不同比例放大，以适应后级AD采样的需求，放大比例由跳线进行选择。高速A/D转换电路102完成高速模拟信号到高速数字信号的转换。FPGA处理单元103 能根据外部跳线设置判断装置处于采集模式还是信号回放模式。在采集模式下，FPGA处理 单元103将AD采样得到的数字信号写入SDRAM存储器104进行缓存，再对数据进行压缩 之后写入NAND FLASH存储阵列105 ；在信号回放模式下，FPGA处理单元103将NAND FLASH 存储阵列105存储的数据读出并通过USB2.0通讯单元106发送至上位机，交由上位机软件 107处理。信号调理电路主要是一种增益可调电路，其完成将不同幅值范围的输入信号按照 不同比例放大，以适应AD采样的需求。高速A/D转换电路主要完成高速模拟信号到高速数字信号的转换。FPGA处理单元主要是FPGA芯片以及其外围电路，FPGA芯片内部包含ADC控制模 块、SDRAM控制模块、LZff算法模块、FIFO缓冲模块、NAND FLASH控制模块、USB控制模块以 及工作模式选择开关。ADC控制模块控制AD的采样时序，并将数字信号读入通过SDRAM控 制模块写入SDRAM存储器，LZW算法模块对SDRAM中的数据进行无损压缩，压缩后的数据通 过FIFO高速缓冲写入NAND FLASH存储单元。上位机通过软件控制完成对装置的操作控制功能以及接收数据存储并将其描绘 的曲线显示在界面上，实现相关分析处理功能。所述的上位机可以向USB2. 0通讯单元发 送特定信息，比如发送数据请求指令数据包，告知FPGA处理单元发送NAND FLASH存储阵 列中存储的指定通道编号内的指定数据段；发送擦除指令数据包，告知FPGA处理单元对 NANDFLASH中指定地址范围的数据进行擦除；发送设置各通道采样频率数据包，告知FPGA 处理单元各个通道的A/D采样频率；发送设置每个采样段的时间长度数据包，告知FPGA处 理单元采集时每个采样本文档来自技高网...
【技术保护点】
一种基于ＦＰＧＡ的高速信号采集存储及回放装置，包括信号调理电路、高速Ａ／Ｄ转换电路、ＦＰＧＡ处理单元、ＳＤＲＡＭ存储器、ＮＡＮＤＦＬＡＳＨ存储阵列、ＵＳＢ２．０通讯单元以及上位机，其中所述信号调理电路用于将从外界采集到的模拟信号进行调理，所述高速Ａ／Ｄ转换电路用于将上述调理过的模拟信号转化为数字信号，所述ＳＤＲＡＭ存储器用于缓存上述数字信号，所述ＮＡＮＤＦＬＡＳＨ存储阵列用于存储经过处理的上述数字信号以及上位机指定的采样频率、每个采样段的时间长度，所述ＵＳＢ２．０通讯单元用于将ＦＰＧＡ处理单元发送到端口的数据通过ＵＳＢ总线传输至上位机以及解析上位机软件发送的控制命令以及采样频率、每个采样段的时间长度，并输出相应的控制信号以及数据信息到ＦＰＧＡ处理单元，所述上位机能够通过软件控制接收ＵＳＢ２．０通讯单元发送的数据包并解析，将不同的通道数据保存至文件以及将其描绘的曲线显示在界面上进行分析处理，其特征在于所述ＦＰＧＡ处理单元包括工作模式选择开关，使得该单元可以选择工作于信号采集模式下或者信号回放模式下，其中在信号采集模式下，所述ＦＰＧＡ处理单元用于控制Ａ／Ｄ采样，并将转换得到的数字信号缓存至所述ＳＤＲＡＭ高速数据存储器，之后采用ＬＺＷ算法对缓存在ＳＤＲＡＭ存储器中的数字信号进行无损压缩后写入ＮＡＮＤＦＬＡＳＨ存储阵列，在信号回放模式下，ＦＰＧＡ处理单元将数据从ＮＡＮＤＦＬＡＳＨ读出并通过ＵＳＢ２．０通讯单元发送至上位机进行回放。...
【技术特征摘要】
【专利技术属性】
技术研发人员：肖业伟，周海燕，阳敏，谢锋，祝高峰，
申请(专利权)人：湖南亿能电子科技有限公司，
类型：发明
国别省市：43[中国|湖南]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。